3bits相位量化数字储频信号加权分析

本文从理论上对DRFM技术中信号加权进行了分析 ,推导出抑制低次谐波的最佳权系数。仿真结果表明 :采用最佳权系数加权后 ,低次谐波得到有效抑制 。

基于1 bit量化的超宽带同步技术研究

为有效简化FPGA运算复杂度,降低FPGA处理时钟,在传统的滑动窗相关的基础上,结合1bit量化方法及多径能量积累的抗多径算法,提出了一种基于1bit量化的超宽带多路并行同步方法,在此基础上设计了FPGA实现方案.推导分析了1bit量化同步方法对系统性能的影响,给出了信噪比损失的量化结果.仿真结果表明,在低信噪比条件下,1bit量化方法引入2dB的信噪比损失.在高斯信道和瑞利信道下,通过针对虚警概率和漏检概率的分析及仿真,找到最优门限范围.

DBF-SAR系统1 bit量化的可行性分析

该文针对DBF-SAR系统数据率巨大的问题,研究了在低信噪比条件下1 bit量化的可行性。提出了两种信号处理方法:(1)回波1 bit量化;(2)回波和距离向匹配滤波器都1 bit量化。通过理论分析和仿真验证,1 bit量化的两种处理方法均能正确反映出目标位置及散射特性,不影响图像空间分辨率,但会产生虚假目标并抬升旁瓣,且虚假目标幅度随着回波信噪比的升高而增大。因此仅在单通道回波信噪比低于–5 dB左右时使用1 bit量化才有意义。

4bit相位量化器的优化设计

以 4bit相位量化为例 ,讨论相位量化DRFM的关键器件—模数变换器 (亦称相位量化器 )的优化设计方法 ,提出相位量化器的拓扑结构。该拓扑结构具有对称性 ,可消除负载不平衡对量化精度的影响。简化DRFM的结构。

认知无线电基于感知信息量化的合作频谱感知

针对认知无线电频谱感知性能的提高与传输开销的矛盾,研究了一种基于感知信息量化的合作频谱感知模型,在此基础上,研究了感知信道信噪比、认知用户数对检测概率的影响以及感知时间、信噪比对虚警概率和吞吐量的影响,并将检测性能与软判决和硬判决比较。理论分析和仿真结果表明,该方法在每个认知用户只增加1 bit传输开销的前提下能够极大地改善检测性能,实现了频谱利用率与传输开销的较好权衡。

利用自相关矩阵的量化合作频谱感知方法

为了改善认知无线电的频谱感知性能,提出一种基于自相关矩阵的量化合作频谱感知方法,对各认知用户的本地检测结果采用多个判决门限进行有限位的量化,在融合中心采用加权投票准则对该量化信息综合处理,得出最终判决。该方法是一种盲感知方法,不需要知道主用户信号的先验知识和噪声方差信息。具体讨论了一种2bit量化合作频谱感知方案,并将其与传统的基于能量检测的合作频谱感知方案作比较。理论分析和仿真结果表明,该方案可以有效提高频谱感知能力。

用于调制频率合成器的5bit 4阶误差反馈ΔΣ调制器设计

针对频率合成器的高速数据调制应用 ,采用误差反馈结构 ,设计了一个用于直接 ΔΣ调制频率合成器的 5 bit4阶 ΔΣ调制器 .该结构能简化多 bit量化器的设计 ,不会对调制输入信号产生采样延迟 .通过在传递函数中引入两个极点 ,获得了比多环路级联结构更好的系统噪声性能 .在电路实现上 ,采用 CSD方法实现滤波器的系数相乘 ,并通过对系数共同项的优化 ,减少了系统的硬件消耗和功耗 。

分布式的1 bit压缩频谱感知算法

由于频谱感知中信道稀疏度动态变化,导致分布式频谱感知网络中节点间信息传输频繁,消耗感知网络通信带宽。为了缓解网络通信带宽压力,提出分布式的1 bit压缩频谱感知算法。各节点对感知数据进行压缩采样并1 bit量化,然后融合节点采用JSM-2模型对数据进行融合,最后通过BIHT算法重构信号频谱,实现频谱感知。仿真结果表明,在低信噪比和较少的采样数目下,分布式的1 bit压缩频谱感知算法能具有较好的频谱检测性能,是一种可实用的频谱感知方法。

1657D12bit数字摄像机特性分析

根据目前数字处理摄像机发展的状况，对1657D数字摄像机的12hit量化、象素校正、数字信号处理（DSP）等特性进行了分析，从而窥视今后数字摄像机发展的动态。

一种12bit连续时间Sigma-Delta ADC设计

文中提出一种连续时间sigma-delta模数转换器(ADC)。在sigma-delta调制器的设计中采用低功耗的三阶单环结构,并通过采用NRZ反馈脉冲响应及单bit量化器结构来降低非理想因素对电路的影响。仿真结果表明在25 MHz的采样频率下,可实现200 kHz的信号带宽以及70 dB的信噪比。其采用标准的0.35μmCMOS工艺,在3.3 V的电源电压下功耗仅为7 mW.

一种基于1 bit压缩感知的毫米波信道估计算法

针对毫米波大规模多输入多输出(MIMO)系统在接收端使用高精度模/数转换器的成本和功耗高等问题,文章提出了一种采用1 bit量化器的信道估计算法。该算法首先根据量化后的接收信号计算条件期望估计量化前的接收信号,然后利用毫米波信道在角度域的稀疏性,使用正交匹配追踪算法,每次迭代选取与当前残差最大相关的原子进行最小二乘估计。为了提升算法的有效性,文章同时提出了每次迭代选取多个原子的解决方案。仿真结果表明,文章所提算法的平均归一化均方误差是期望最大(EM)算法的1/10,且每次迭代运行时间为EM算法的1/20,其在有效性和可靠性等方面均有较大提升,在毫米波大规模MIMO系统信道估计应用中有一定的实用价值。

一种具有1~128倍可变增益放大器的低功耗Sigma⁃Delta ADC

为满足传感器应用的低功耗需求,设计并实现了一种低功耗Sigma⁃Delta模数转换器(ADC)芯片。该ADC采用一阶全差分开关电容Sigma⁃Delta调制器,且集成了可编程增益放大器(PGA)和Bandgap;使用1.5 bit量化结构,相较于1 bit量化结构减小了3 dB的量化误差;使用优化的反馈电路,减小了电容失配引入的误差;PGA采用轨到轨的运放电路拓扑,增大了整个芯片的电压适应范围。基于180 nm CMOS工艺对该ADC进行了设计和流片。测试结果表明:该Sigma⁃Delta ADC在采样频率512 kHz、过采样率(OSR)为256时,峰值信噪谐波失真比(SNDR)和有效位数(ENOB)分别为75.29 dB和12.21 bit,芯片功耗仅为0.92 mW。芯片能在2.3~5.5 V宽电源电压范围内正常工作,可实现最大128 V/V的增益。适用于小型传感器的信号测量应用,可以满足小型传感器低功耗、高精度的需求。

一种VLBI数字基带转换器的阈值计算方法及其FPGA实现

随着电子技术的进步,数字化的设备成为发展的趋势。在VLBI2010中定义了新型VLBI数据终端,新的系统使用数字逻辑电路完成VLBI的数据采集。数字基带转换器(Digital Base Band Converter,DBBC)是VLBI数据终端的核心部件,其功能是将射频接收机输出的宽带模拟中频信号数字化处理后,选取若干频道转换为基频信号。与模拟设备相比,其在带通特性、长基线条纹信噪比性能等方面有很大优势。其中经过基带转换后的信号需要通过自动增益控制(Auto Gain Control,AGC)模块进行阈值比较,得到2 bits量化信号作为输出。目前2 bits数字自动增益控制模块设置阈值的方法是基于传统的自动增益控制方法,即信号通过平方、累加和开方,计算出信号的平均功率,再通过平均功率得到阈值。提出了一种量化阈值计算的新方法,该方法通过统计数字信号各比特位的状态分布,并与原阈值进行比较,从而确定新阈值的相应比特位的值,使经阈值比较后的量化输出符合预定的比例。阈值随每N个输入信号的统计情况进行更新,从而实现2 bits动态量化。这种方法可以避免多位数据的平方、累加和开方的复杂计算,从而减少数字自动增益控制模块的资源占用。通过对其FPGA设计的仿真结果分析,验证了该方法的可行性。对2 bits量化原理及其量化误差分析的关键部分作了论述,并通过MATLAB计算出最佳量化门限和量化状态。

改进的多通道数字下变频技术与实现

多通道数字下变频技术是数字阵列接收机的核心技术,但现有实现方案占用资源较多。针对这个问题,本文研究了一种改进的多通道数字下变频技术。引入1bit量化技术,将正交的正弦波信号量化为对应的方波信号,方波信号只有2个电平,包含了正弦波信号的所有信息。数控振荡器中的查找表可使用一个异或门和一个非门电路取代,混频电路中的2个乘法器可使用2个数据选择器取代,因而简化了多通道数字下变频电路和数字Costas环路设计。使用ISE软件设计了具体的FPGA实现电路,使用ModelSim软件和MatLab软件进行了仿真分析。理论分析和仿真结果表明,与传统方法相比,本文方法在同一片FPGA芯片上可以实现的最大数字下变频通道数可提高40%以上,而系统性能和处理速度保持不变。

基于无载频脉冲雷达信号的高速数字采样方法与实现

该文针对无载频脉冲雷达信号周期重复性的特点,提出了一种全新的高速数字采样方法和原理。该方法利用FPGA的差分比较器端口构成高速1bit量化器,采用FPGA内部多相位时钟,对1bit数据流进行并行交替数字采样,并缓冲编码,从而获得上吉赫兹的等效数字采样率。通过将多个比较电平下的1bit采样数据进行累积,从而完成高速数字采样过程。在Xilinx的XC2V3000的FPGA中实现了该方法,获得了采样率达1.6GHz的8bit等效高速模数转换器功能。该设计方法不仅能够提高等效采样方式的效率,而且与高速实时采样相比,具有低功耗、低成本的优势,在实际中获得了良好的应用。

优化的PFA算法在GPS软件接收机中的应用

根据GPS数据的特殊存储结构,提出了一种2bit量化的方式来表示导航数据以及本地载波,将基带混合过程演化为位运算过程,结果作为PFA算法的输入;将PFA算法中用到的部分旋转因子转换为16bit补码预存到数据表,使用时通过映射的方式得到全部旋转因子,因此PFA算法中所有的浮点运算都被转化为了整数运算方式,实验表明此方法大幅提升了PFA算法的效率,进而有效缩短了捕获时间。

一种全数字扩频接收机的设计方案

提出了一种基于匹配滤波器的全数字新型扩频接收机方案,可实现码相位的快速捕获。在初始捕获阶段,采用1bit量化减小系统的硬件消耗,采用多码元相关累加的方法降低码捕获的误捕概率。通过仿真证明了关键算法的可行性,并且硬件实现了该全数字扩频接收机的设计。测试结果表明,该设计方案可行并具有良好的性能。

高性能连续时间Sigma-Delta调制器系统级设计

介绍了高性能连续时间Sigma-Delta调制器的系统设计和行为级建模的方法,并通过在噪声整形滤波器中加入一对零点改善了调制器带内信噪比.仿真结果显示,该调制器适用于转换精度14位,转换速率7.8Msps的多bit连续时间Sigma-Delta A/D转换器.

频控阵雷达多路相参信号源的设计与实现

针对频控阵雷达高相参精度、低复杂度、小型化的设计需求,提出了一种基于FPGA和射频捷变收发器的多路相参信号源设计方案。利用多片射频捷变收发器产生8路基带同步信号,采用将一路发射信号回接到各接收通路的一发多收自校准方式,并运用基于1 bit量化检测校正相位模糊的方法,对多路信号的相位进行检测和调整,实现多路射频信号的无相位模糊相参发射。该信号源设计方案实现复杂度低,占用资源少,可输出多路500 MHz^6 GHz相参的LFM射频信号。

4K超高清电视节目声音制作技术标准的选择

提高数字化声音的取样频率,是优化广播电视节目声音技术质量,同步推广4K超高清电视应用的行业标准的首选。本文探讨了蓝光高清DVD声音优化,4K超高清电视声音的技术标准以及5.1环绕声制作、播出与接收实验等问题。