基于MIPS核的片上系统总线控制器设计

针对基于MIPS核的高清晰度电视(HDTV)的片上系统,设计了一种EC总线控制器。在MIPS核外采用高速缓存来提高总线效率。实现了流水线总线事件,解决了EC总线时钟与外设时钟的转换。通过MIPS总线功能模块(BFM)的时序仿真验证了该控制器的正确性。0.25-μmCMOS工艺综合了EC总线控制器的RTL代码,总线时钟可达到149MHz。最后通过了FPGA验证。

多核MV12片上系统中断控制器的设计与实现

MV12片上系统采用特许半导体0.35μm、2层多晶硅4层金属(2P4M)混合信号工艺,工作电压3.3 V,包含1个MV11控制器内核和2个MV10控制器内核,采用多核异构系统架构,整个系统由高级微控制器总线架构相连。提出一种采用中断实现片上系统(SoC)多核间通信的解决方法,给出了一个挂载在高级外围总线(APB)上的具有控制多核中断功能的中断控制模块,该模块能够接收来自通用输入输出(GPIO)的输入,并产生中断信号,同时也能够接收MV10程序执行完成之后所产生的中断信号。通过中断的方式可以简化异构多核之间的通信,保证了异构多核系统MV12的高效性。所设计的中断控制器,可以作为知识产权(IP)核,挂载在任何采用APB的片上系统上。