一种低开销的异构可变相联度二级Cache结构

V-Way Cache结构利用存储访问在组之间分布的不均匀性,根据需求动态调整组相联度,具有比传统Cache结构更有效的资源利用率。然而,V-Way Cache结构组相联度调整以增大Tag阵列容量为代价,增加了面积、功耗等开销,且Tag阵列利用率不高。对V-Way Cache结构进行优化,提出一种低开销的异构可变相联度Cache结构HV-Way Cache。HV-Way Cache采用异构Tag阵列组织,通过允许多个组共享Tag项资源以缩减Tag路容量;Tag项替换信息以组为单位组织,挑选最久没有被使用的项作为被替换项。使用Cacti和Simics模拟器进行模拟实验,结果表明HV-Way Cache结构能以很少的性能损失实现面积、功耗开销的极大降低。

基于异构多核的LLC缓冲管理策略

针对异构多核架构下,大量共享末级缓存(last level cache,LLC)空间被GPU应用程序占据,导致系统性能降低的问题,提出了一种基于异构多核的LLC缓冲管理策略buffer-for-GPU(BFG).该策略在共享末级缓存旁侧建立一个与其结构相同的缓冲buffer,缓存不敏感GPU消息直接访问buffer而不访问LLC.针对CPU应用程序和GPU应用程序不同的特性,采用合理的替换策略,增加cache命中率.结果表明:BFG使CPU和GPU每一时钟周期内所执行的指令数(instruction per cycle,IPC)分别平均提升2. 48%和9. 30%,CPU应用程序命中率平均提升70. 45%. BFG可以有效地过滤GPU请求,为CPU应用程序腾出LLC空间,从而提高系统性能.