为促进芯片国产化进程,解决低密度奇偶校验(Low density parity check,LDPC)码译码效率低下的问题,以空间数据咨询委员会(The consultative committee for space data systems,CCSDS)标准下的、应用于近地空间(8176,7154)的LDPC码为研...为促进芯片国产化进程,解决低密度奇偶校验(Low density parity check,LDPC)码译码效率低下的问题,以空间数据咨询委员会(The consultative committee for space data systems,CCSDS)标准下的、应用于近地空间(8176,7154)的LDPC码为研究对象,根据归一化最小和译码(Normalized minimum sum,NMS)算法理论,设计了一种尺度因子可改变的LDPC译码器。首先,利用Vivado软件编写寄存器传输级(Register-transfer level,RTL)代码并进行功能仿真。其次,利用Design Compiler工具完成RTL级代码的综合,以生成物理设计需要的门级网表,并通过Innovus工具完成对的芯片后端自动布线(Auto placement route,APR)阶段的设计。在利用Prime Time和Calibre软件分别进行时序检查和物理验证时发现,存在时序违例1132条,设计规则违例647条。以不断迭代的方式进行修复,最终消除了违例,时序和物理设计均满足要求,并生成了GDS II文件。该设计可为芯片国产化生产提供新的思路。展开更多
以信息节点的幅度和作为校验方程的可靠度信息,提出两种简单高效的低密度奇偶效验(low density parity check,LDPC)码的加权比特翻转(weighted bit flipping,WBF)译码算法。仿真结果表明,在加性高斯白噪声信道下,误比特率为10-5时,相比...以信息节点的幅度和作为校验方程的可靠度信息,提出两种简单高效的低密度奇偶效验(low density parity check,LDPC)码的加权比特翻转(weighted bit flipping,WBF)译码算法。仿真结果表明,在加性高斯白噪声信道下,误比特率为10-5时,相比于传统的WBF和改进型WBF(modified WBF,MWBF)算法,提出的一种算法可分别获得约1.65dB和1.31dB的增益。同时,平均迭代次数也大大降低。展开更多
文摘为促进芯片国产化进程,解决低密度奇偶校验(Low density parity check,LDPC)码译码效率低下的问题,以空间数据咨询委员会(The consultative committee for space data systems,CCSDS)标准下的、应用于近地空间(8176,7154)的LDPC码为研究对象,根据归一化最小和译码(Normalized minimum sum,NMS)算法理论,设计了一种尺度因子可改变的LDPC译码器。首先,利用Vivado软件编写寄存器传输级(Register-transfer level,RTL)代码并进行功能仿真。其次,利用Design Compiler工具完成RTL级代码的综合,以生成物理设计需要的门级网表,并通过Innovus工具完成对的芯片后端自动布线(Auto placement route,APR)阶段的设计。在利用Prime Time和Calibre软件分别进行时序检查和物理验证时发现,存在时序违例1132条,设计规则违例647条。以不断迭代的方式进行修复,最终消除了违例,时序和物理设计均满足要求,并生成了GDS II文件。该设计可为芯片国产化生产提供新的思路。
文摘以信息节点的幅度和作为校验方程的可靠度信息,提出两种简单高效的低密度奇偶效验(low density parity check,LDPC)码的加权比特翻转(weighted bit flipping,WBF)译码算法。仿真结果表明,在加性高斯白噪声信道下,误比特率为10-5时,相比于传统的WBF和改进型WBF(modified WBF,MWBF)算法,提出的一种算法可分别获得约1.65dB和1.31dB的增益。同时,平均迭代次数也大大降低。
