用于新型符号的频偏补偿和解调的算法与电路

为提高传统脉冲位置调制(pulse position modulation,PPM)符号的频谱效率,提出了一种新型码片内4-PPM符号调制方法,在实现1 Gbit/s通信速率的同时,又大大减少所需频谱资源。可在解调时,该符号调制的误码率性能受到发射端时钟和接收端本地时钟之间的频率偏移的极大影响。针对此问题,又提出了一种在模拟域对该符号进行频偏补偿,并实现符号同步和高速数据解调的算法与电路。该电路系统通过消除接收数据和本地时钟的初始相差、提取两者的频偏信息、周期性改变本地时钟的瞬时相位3步实现频偏补偿,并同时在第3步利用本地时钟对接收数据进行解调。为提高相位插值器(phase interpolator,PI)的线性度,本文将延迟锁定环与PI相结合。在2π的插值范围内,实现插值区间32个,插值步长992个,分辨率2.016 ps,最大差分非线性(differential nonlinearity,DNL)0.183°,最大积分非线性(integral nonlinearity,INL)0.325°。此外,本文提出的相位控制算法有效避免了由电流毛刺所引起的输出相位突变。电路基于UMC 40 nm CMOS RF LP工艺进行设计与仿真。仿真结果表明:本文所提出的算法与电路,在典型工艺角下,将接收数据和本地时钟间的50×10^(-6)频率偏差度降至1.03×10^(-6),频偏补偿准确度达到97.94%,并实现1 Gbit/s的解调速率。该方法对高速PPM数据同步与解调具有良好的工程应用价值。

MCU芯片频率偏移问题的技术解决措施研究

以某企业实际项目为案例,文章对微控制单元(MicrocontrollerUnit,MCU)芯片频率偏移问题与相应技术解决措施进行了研究。基于项目案例具体情况,深入分析了产生芯片频偏问题的根本原因(主要涉及芯片设计布局和加工工艺);重点阐述了切割工艺调整与工艺机理验证。可靠性检测结果表明,该技术解决措施成功解决了MCU芯片频偏问题,具有一定的可行性与有效性。

一种低功耗电流/频率转换电路零偏补偿方法

电流/频率转换电路主要用于惯导领域中加速度计输出电流测量,目前典型电流/频率转换电路功耗较大,限制了其应用范围。通常采用分流电路进行低功耗电流/频率转换电路设计,但该方式会带来较大零偏误差,影响电路测量精度。对此分析了影响低功耗电流/频率转换电路零偏的原因,提出了一种利用单片机实现零偏补偿的方法,其只需多次烧录程序就可实现迭代补偿,通过对三个典型温度点粗补偿和全温度段精补偿,较便捷地实现了高精度零偏补偿。经过试验验证,设计的产品全温零偏小于0.15 Hz,功耗为典型电路的1/5,具有较高的工程应用价值和良好的市场前景。

CMOS零中频接收机片上系统直流偏差的消除

针对CMOS直接下变频接收机片上系统,提出了采用系统优化设计与数字校正的综合方法来解决系统中的直流偏差问题.通过降低混频器开关级晶体管的偏置电流和片上系统技术的优化设计,将由器件不匹配和本振自混频造成的直流偏差控制在数字校正可以解决的范围内,在低功耗的前提下,通过数字校正的方法就可以进一步将直流偏差控制在系统允许的范围内.测试结果表明该方法有效.

高速半导体激光器同轴封装工艺误差分析

对于高速半导体激光器(LD),由于同轴封装工艺误差对高速LD组件耦合效率的影响,导致高速LD的指标下降。为了减少高速LD同轴封装工艺误差,详细分析高速LD同轴封装误差对高速LD组件耦合效率的影响,得出结论:高速LD组件中管帽倾斜、芯片横向偏移和芯片倾斜这三种情况产生的误差对高速LD组件耦合效率都有影响,其中管帽倾斜误差影响最大。

OFDM-IDMA系统的迭代频偏估计及补偿

针对OFDM-IDMA系统中载波频偏(CFO)带来的子载波之间的干扰问题,提出了在各用户具有相同频偏下的联合逐码片(CBC)迭代检测的载波同步方法。该方法利用迭代检测中的外信息重构的信号作为虚拟的训练序列进行频域频偏估计,同时进行相应的时域频偏补偿。理论分析及实验仿真结果表明:基于逐码片迭代检测的OFDM-IDMA系统的频偏估计和补偿方法能够使系统性能接近无频偏时的性能。

OEM压阻芯片性能测试及装置

OEM压阻芯片性能测试装置由2个平台构成,即硬件平台和软件平台,具有自动测试芯片性能和控制探针台功能。OEM压阻芯片性能测试可实现4寸(1寸=2.54 cm)芯片上近千个传感器图形的性能测试。每个图形测试项目包括桥路电阻、失调电压、漏流、击穿。对测试项目的合格判定标准实现了开放式管理,可根据不同类别的传感器芯片,设置不同的合格判定标准;在击穿电压测试项目中,对反向偏置电压设置实现了开放式管理,可根据不同的要求,设置不同的反向偏置电压,方便了应用。

基于SAW气敏阵列的火电厂排放物SO_2与NO_2监测装置设计

针对大气污染监测的迫切需求,设计了基于SAW气敏阵列的SO_2与NO_2监测装置,并采用人工神经网络算法进行气体浓度测量。对所构建的监测装置进行了实验验证和实际测试,结果表明,装置具有良好的检测性能和自动监测优势,可推广应用到各种生产行业的大气污染监测体系中。

芯片偏置对散热器倾斜程度影响分析

采用有限元分析方法,仿真分析多种芯片偏心位置及散热器倾斜状况,比较散热器倾斜程度,优化芯片最佳的偏置位置,为芯片摆放提供最优建议。通过不同芯片位置对散热器倾斜程度影响的分析,得出以下结论:芯片向正上方偏移时,散热器的倾斜程度与芯片偏置距离呈线性关系。故芯片偏置距离越小,散热器的倾斜程度越小;向上偏置一定距离后,还需再向左或向右偏置的话,都会增加散热器的倾斜程度;芯片斜置时,平衡芯片几何中心至2个固定孔的距离,使芯片至2个固定孔距离差最小,可使散热器倾斜程度最小。

在虚拟仪器上组建在线动态克重计

用照像、制版和腐蚀的方法制造一种三极板单片式电容传感器 ,用于在介质薄膜的生产线上动态测厚。由于这种新型传感器可以沿导轨在水平方向上往复位移 ,所以在被测薄膜的幅宽方向上可以实现多点巡回检测。用这种传感器研制的全电子式克重计使用了虚拟仪器平台 ,利用图形化语言和若干个软件包 ,在计算机上强化了仪器的动态自校零功能 ,改善了整机非线性特性 ,简化了底层软件开发过程。

桉木APMP制浆工艺及其优化

研究了桉木APMP的木片挤碾、螯合前处理和化学预处理等最佳制浆工艺,并在此基础上探讨了桉木APMP与蔗渣化机浆配抄胶印书刊纸的可能性。使用挤碾机处理桉木木片,以利于药液浸透,较大幅度地提高纸页的白度和强度,是本研究的创新之处。

一种高精度宽量程MEMS组合加速度计设计与优化

为了实现大温差宽量程范围内高精度测量载体的加速度、并稳定输出模拟信号与数字信号,文中设计改进一种车载MEMS加速度计。首先通过分析两种加速度计在0g附近的测量精度,然后比对两种电源稳压芯片在大温差范围内的稳定性和两种数/模转换器的分辨率和精度,找出高低温变化时零位温度偏移过大的原因,最后设计多组对照实验进行验证。解决了高低温情况下零位输出温度偏移过大的问题。最终实现了-45~85℃全温范围内零偏变化小于5 mg,改进后的高低温相对常温的零位最大偏差均方差提高了21.42倍,满足了项目要求。

1310nm FP TO-CAN偏心封装耦合效率的研究

文章应用ZEMAX软件模拟了管芯与光纤在不同偏移量下的耦合效率,并进行了实验验证。结果表明,6.5mm焦距的TO-CAN(晶体管外壳封装)与端面倾斜8°的光纤,在管芯偏移100μm时,耦合效率最大,模拟值为21.9%,实验值为21.32%;5.8mm焦距的TO-CAN与端面倾斜6°的光纤,在管芯偏移80μm时,耦合效率最大,模拟值为11.2%,实验值为10.42%;并且实验结果和仿真结果一致。

晶圆针测针痕异常问题分析和改善方法

介绍了集成电路晶圆针测经常出现的两种针痕异常问题。针对异常问题发生的原因、对测试的影响进行了探讨，并提出了针对这几种异常问题的改善方法。通过从人、机、料、法等方面采取措施来控制异常问题的发生，从而确保晶圆测试的良品率，并提高产品测试结果的准确性、可靠性和可信度。

一种基于偏移编码特里树的高效IP寻址算法

提出一种新的偏移编码特里树(OET)的IP寻址算法,即采用OET表示一组IP前缀规则,以减少其存储空间需求。OET的每个节点仅维护1个下一跳步位图和1个偏移值,不需要孩子指针和下一跳步指针,从而提高了IP寻址性能。采用实际IP前缀规则集进行实验评估,与树位图特里树相比,对于实际IPv4和IPv6前缀规则集,OET在存储空间开销上分别减少60%~76%和55%~63%,是一种存储高效的数据结构,整个OET可存储在片上存储器中,能实现高速的IP地址查找,满足虚拟路由器和软件路由器的可扩展性要求。

LV/HV兼容CMOS芯片与制程结构

LV/HV兼容CMOS技术,该技术能够实现低压5 V与高压100~700 V(或更高)兼容的CMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV兼容Twice-Well CMOS芯片与制程结构

LV/HV兼容Twice-Well CMOS技术,该技术能够实现低压5 V与高压100 V^700 V(或更高)兼容CMOS工艺。为了便于高低压MOS器件兼容集成,采用比通常浅双阱更深的阱,形成其漂移区的偏置栅结构的HV MOS器件。采用MOS芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV兼容N-Well CMOS芯片与制程结构

LV/HV兼容N-Well CMOS技术,该技术能够实现低压5 V与高压100~700 V(或更高)兼容CMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区参数可以得到不同的高压。使用MOS芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。