多层片式ZnO压敏电阻器研究进展

叙述了片式ZnO压敏电阻器的特点,以及ZnO-V_2O_5系、ZnO-玻璃系两种新型压敏电阻材料的近期研究成果,提出了片式压敏电阻今后的主要研究万向。

低温烧结多层片式ZnO压敏电阻内电极Ag扩散对电性能的影响

研究了低温烧结多层片式ZnO压敏电阻的Pd-Ag内电极中Ag扩散对电性能的影响.发现当含Ag量不超过90%时,仍具有较好的电性能;但含Ag量再继续增加,电性能逐渐变差,内电极为纯Ag时,电性能严重恶化.反映晶界势垒电容的电容量随含Ag量的增加而减小.伏安特性和复数阻抗分析表明,随着内电极中含Ag量增加,Ag扩散进入ZnO晶格加剧,降低了施主浓度,导致ZnO晶粒电阻过分增大,而使多层片式ZnO压敏电阻的电性能劣化.

多层片式压敏电阻器的应用

介绍了多层片式压敏电阻器的分类和应用范围,指出它是目前电路中浪涌防护的最佳保护元件,详述了它在一般信号线路和高频信号线路静电放电保护中的应用。其主要应用领域为汽车电子、通信、计算机、消费类电子产品和军用电子产品等,其应用发展趋势为小型化、阵列化、复合化和低电容化等。

多层片式ZnO压敏电阻器内电极材料研究

把三种不同钯银比例的浆料用作多层片式ZnO压敏电阻器(MLCV)的内电极材料,并研究了它们对MLCV电性能的影响。结果表明:含钯内电极材料的压敏电阻的电性能,明显优于纯银内电极的压敏电阻。压敏电阻的限制电压与压敏电压比(Vc/V1mA)及漏电流(IL)随着钯含量的升高而减小;非线性系数(α)、峰值电流(Ip)及能量耐量(ET),随着钯含量的升高而提高。分析认为,随着内电极材料中Ag含量的升高,Ag+的扩散增加,导致晶粒电阻增加,即施主浓度(Nd)减少,势垒高度(■)升高,致使MLCV的电性能劣化。

多层片式ZnO压敏电阻器

用流延工艺制备了ＺｎＯＢｉ２Ｏ３系统的多层独石式片状结构的ＺｎＯ压敏电阻器，测量了元件的电学性能，结果表明：用常规ＺｎＯ瓷料，选用合适的厚膜制备工艺和内电极材料能得到性能良好的低压ＺｎＯ压敏电阻器。

叠层片式ZnO压敏电阻器研究进展

叠层片式ZnO压敏电阻器(MLCV)具有体积小、通流容量大、响应速度快、表面安装性好和易实现低压化等优点,其广泛应用于电子和电力系统中。介绍了叠层片式ZnO压敏电阻器的生片材料和内电极材料的研究现状,分析了当前工艺中存在的电极扩散问题,并提出了其解决的办法,同时指出了叠层片式ZnO压敏电阻器向低压化、小型化、集成化及低成本化方向发展的趋势。

多层片式压敏电阻器

介绍了多层片式压敏电阻器的结构原理、特征、应用.应用试验结果证实,所研制的电阻器具有响应速度快,限制电压低,温度特性好,通流能力大等优点.故将在信息及家电行业获得广泛应用.

粉体颗粒细度对多层片式氧化锌压敏电阻器性能的影响

通过调整 Bi_2O_3、Sb_2O_3、TiO_2、B_2O_3、BaCO_3等少量添加剂的掺量,可在低温880℃下与10%Pd-90%Ag内电极共烧,制得性能优良的多层片式氧化锌压敏电阻器(ZnO MLCV)。主要采用两种不同颗粒细度的 ZnO 粉体来研究粉体颗粒细度对多层片式氧化锌压敏电阻器性能的影响。研究发现适当地使用部分超细 ZnO 粉体,改善 ZnO 粉体的颗粒分布,再使用适量的磷酸酯作为分散剂,可以流延制得较致密、平整、均匀的膜片,从而制得瓷体的致密性较高,且非线性系数较高、漏电流较低、峰值电流及能量耐量较高的多层片式压敏电阻器;而 ZnO 粉体颗粒粒径太大及过细,都会影响膜片的质量,进而影响多层片式压敏电阻器的性能。XRD 衍射分析发现 ZnO 粉体颗粒细度的改变对瓷体的物相组成无明显影响。

片式叠层压敏电阻器的发展和应用

本文论述了国外开发的几种片叠层压敏电阻(MCV)的结构、特性及当前的发展方向,介绍了这类压敏电阻器在集成电路保护、汽车电路保护和CMOS器件保护等方面的应用。

低温烧结多层片式压敏电阻器

通过对压敏粉体进行DSC分析 ,确定低温烧结配方的较佳烧成温度在 95 0℃附近 ,以 10 %钯 - 90 %银的合金为内电极 ,制得电性能良好的多层压敏电阻器。扫描电镜分析发现其晶粒尺寸约为 3～ 6 μm ,大小较为均匀。XRD分析表明低温烧结的瓷体具有类似高温烧结的瓷体的物相组成 ,即ZnO相、尖晶石相 (SP)Zn7Sb2 O12 、焦绿石相 (PY)Zn2 Bi3 Sb3 O14 以及 β -Bi2 O3 、γ -Bi2 O3 等富Bi相。由于在内电极中大大降低了的贵重金属钯的使用量 ,大大地降低了生产成本。

低温烧结多层片式ZnO压敏电阻内电极Ag含量对电性能的影响(英文)

研究了低温烧成多层片式ZnO压敏电阻的内电极中Ag扩散进入ZnO晶格对电性能的影响.研究发现内电极中Ag含量严重影响低温烧结多层片式压敏电阻的电性能.当内电极含Ag量为70%时,具有最好的电性能;而内电极为纯Ag时,电性能最差,压敏电压和限制电压过分地升高,漏电流增大,非线性系数减小.反映晶界势垒电容的电容量随内电极中Ag含量的升高而减小.伏安特性和复数阻抗分析表明,随着内电极中Ag含量的升高,Ag扩散进入ZnO晶格加剧,降低了施主浓度Nd,导致ZnO晶粒电阻增大,以及晶界势垒高度和耗尽层宽度增加,使得多层片式ZnO压敏电阻的电性能变差.

叠层片式ZnO压敏电阻的微观结构研究

通过光学显微镜、扫描电镜观察及能谱分析等方法，分析研究了叠层片式压敏电阻器（MLV,mutilayer varistor）的微观结构．实验结果表明，在半成品叠层片式压敏电阻器的微观结构中ZnO晶粒较小且不均匀，结构较疏松，强度差．而成品由于进行了低温液相烧结，其微观结构则为较规则的ZnO晶粒，晶粒变大尺寸较为均匀，致密度明显提高．由于在陶瓷叠片上内电极浆料分布不均匀或电极印刷的原因，经过烧结后个别地方可能出现内电极层的缺损，以至观察到的内电极是断续的。同时观察到空洞可影响到内电极扣外电极的连接，以及电极变形等现象。这些缺陷结构的形成与叠层片式压敏电阻器的制作工艺有关．

受主掺杂对ZnO片式压敏电阻材料性能的影响

研究了一价受主Li^＋对ZnO片式压敏电阻材料的电性能和晶界电参数的影响。材料中添加适量的Li^＋离子，可提高压敏电阻的非线性系数、改进器件的漏电流特性。当Li^＋离子添加量从0增加至300mol／ppm时，晶界势垒高度φB由0.7eV增加为0.87eV，晶粒中载流子浓度ND由2.2×10^23／m^3下降为8.5×10^22／m^3，ZnO的电阻率ρg由1.02Ω·cm增加为1.98Ω·cm。

片式压敏电阻及其应用

片式叠层压敏电阻是一种以氧化锌为主要成分的电阻性元件,这是新发展起来的,专门用来对付浪涌电压、噪声和其他瞬变电压的保护器。不像传统的压敏电阻,它的最大峰值电流和非线性程度都非常大,低于临界电压时的电阻非常大,电流很难通过。一旦过了临界电压,电阻就急剧下降,允许有很大的电流通过。这种特性对于电气和电子设备里的保护元件来说,起到了一种戏剧性的作用,很好地吸收了瞬变电压和雷电引起的浪涌。

ZnO压敏陶瓷液相低温烧结技术的研究进展

阐述了ZnO压敏陶瓷烧结过程中的液相传质机构,重点论述了传统铋系ZnO压敏材料的液相低温烧结研究方向,以及钒系和玻璃系两种新型ZnO压敏材料的低温液相烧结及其存在的问题。

SrTiO_3片式化压敏-电容双功能元件研究

阐述了SrTiO3片式化压敏-电容双功能元件的制作工艺、陶瓷成分及结构,并讨论了陶瓷成分、结构及烧结工艺对元件压敏、电容性能的影响。

高性能片式多层氧化锌压敏电阻器材料研究

对非Bi系氧化锌压敏电阻材料进行了系统研究。研究结果表明:在ZnO基体材料中,添加适量PbO、Co2O3、Cr2O3、MnO2、ZrO2、TiO2、Sb2O3 、B2O3等非Bi系添加剂,采用传统陶瓷制备工艺和合适烧结工艺,可获得a >50、IL<1 mA、烧结温度低于1 100℃的实用非Bi系氧化锌电阻瓷料。采用该瓷料,利用MLC工艺,选用Pd30/Ag70电极浆料,制作出V1mA<30 V、a >30、IL<1 mA的片式多层压敏电阻器。

水银开关控制的PCB板级测试组合波发生器的研制

文章研制了一种PCB板级浪涌防护器件测试用的小型组合波发生器(Combination Wave Generator,CWG)。首先基于CWG输出波形的双指数函数表达式对其等效电路进行数学计算,给出所需器件参数计算公式,电路仿真结果与理论计算一致;然后采用水银开关结合发生器电路对组合波发生器进行了实现,并应用到贴片式压敏电阻的浪涌冲击试验中。实现和测试结果表明,研制的PCB板级测试组合波发生器搭建便捷,产生波形准确,为检验PCB板级浪涌防护器件性能提供了有效的试验手段。

片式ZnO压敏电阻器印叠工艺对通流容量的影响

通过印叠工序中,内电极烘干温度与烘干时间的试验,研究了它们对片式ZnO压敏电阻器通流容量的影响.结果表明:烘干温度与烘干时间分别为70℃与2～4 h时,产品的通流容量最大.

多层片式ZnO压敏电阻器的现状与发展方向

基于国内外多层片式ZnO压敏电阻器的研究及应用,介绍了多层片式ZnO压敏电阻器的结构(阵列及模块)、材料组成(ZnO-Bi2O3系、ZnO-玻璃系、ZnO-V2O5系及ZnO-Pr6O11系等)、电极材料、生产工艺(流延和电镀)等现状,并就多层片式ZnO压敏电阻器的工艺和技术发展趋势提出了见解。