基于轻量级分组密码算法的SoC安全存储器设计

针对嵌入式片上系统的RAM(Random Access Memory)、Flash存储器面临的安全风险,文中概述了针对传统SoC(System on Chip)芯片存储器的物理攻击,并提出一种支持加密算法的存储器控制器。使用轻量级分组密码算法LBlock-s,通过密码学安全分析证明了该算法具有较好的抵抗差分分析的能力。相对于传统分组密码算法AES(Advanced Encryption Standard),文中所提方法在保证安全性的前提下减少了硬件资源开销,适用于各种资源受限的安全SoC芯片。为提高数据的吞吐率,将算法的硬件结构进行展开,使标准的32轮加/解密耗时1个时钟周期。该方案在不耗费较多硬件资源和加密延时的前提下,保证了存储器的数据即使被攻击者获取也无法解析出敏感数据,有效避免了安全芯片遭受物理攻击。

多引擎密码SoC并行处理技术研究与设计

为了提高密码SoC的处理性能,在分析多引擎密码SoC互连结构和密码处理引擎工作方式的基础上,提出了一种采用非总线结构互连多个密码处理引擎,通过AMBA总线连接各功能模块的多引擎密码SoC并行处理架构。进行了通信数据包的设计、数据分配机制的分析和并行运行流程的开发等多引擎密码SoC并行处理机制的研究。使用65nm CMOS工艺标准模块库进行了ASIC综合。仿真结果表明,该系统可以灵活、高效地实现不同工作模式下的多种密码算法,达到了较高程度的并行化。

密码SoC中嵌入式链式DMA的研究与设计

为了提高密码SoC中密码运算模块与其他功能部件之间数据传输的效率,提出了一种适合密码运算的嵌入式链式DMA传输方式。分析了CPU传输、Block DMA传输和链式DMA传输3种数据传输方式的特点;设计了嵌入式链式DMA的硬件架构,给出了其工作流程;为嵌入式链式DMA设计了主从复合接口,使其具有控制总线、发起总线传输的功能;使用65 nm CMOS工艺标准单元库对嵌入式链式DMA模块进行了ASIC实现;搭建了仿真验证平台。实验结果表明,嵌入式链式DMA可以明显提升密码SoC数据传输效率,满足了功能和性能的需求。

基于SoC可重构密码算法IP核接口电路设计与实现

针对SoC芯片多IP核集成问题,提出了系统集成时软硬件协同设计方案,建立了可重构密码算法IP核接口电路模型。该模型引入桥芯片和可编程原理,解决了不同密码算法接口位宽不一致的问题。在介绍微控制器和可重构密码算法IP核相关功能的基础上,通过基于双端口存储器和寄存器组接口电路实例,验证了IP核接口电路功能的完备性和普适性。

一种高性能低功耗的密码SoC平台

针对密码片上系统(SoC)平台适用性不高的问题,设计实现一种高性能低功耗的密码SoC平台。集成自主设计的密码协处理器单元,支持多种密码算法,设计自适应门控单元,实时调整时钟状态,提供多种高低速通信接口,以完成对外数据交换。实验结果表明,该平台能完成多种密码操作,具有较低的功耗和较高的数据吞吐率。