Clock distribution and local oscillator of a digital low-level radio-frequency board for SSRF

In the storage ring RF system of Shanghai Synchrotron Radiation Facility,the clock distribution and the local oscillator are two parts of the digital low level radio frequency hardware board.In this paper,we designed and produced the clock distribution and the local oscillator board using the AD9858 and AD9510 chips.The results show that the phase noise of the local oscillator signal is lower than 100dBc/Hz with 50 kHz offset.

多数据通道高速互连背板平台的设计和实现

为了给软件无线电的研究提供一个测试平台,设计实现了一个多数据通道高速互连背板平台.背板平台包括传输母板、时钟分配板和数据通道交换板,并提供ADC,DDC,DSP,DUC和DAC单板接口.通过采用高性能芯片和合理的高速设计方法,实现了背板平台良好的传输误码率和时钟晃动性能以及多个数据通道的自定义总线形式.

车载列车自动防护的二乘二取二安全计算机平台同步机制

二乘二取二冗余结构是车载列车自动防护(ATP)系统安全计算机的技术趋势。针对二乘二取二系统中的双机同步问题,采用公共外时钟为二取二双机提供参考时钟信号,并基于时钟漂移率有界模型对本地时钟进行漂移补偿,实现二取二双机的本地时钟同步。在此基础上,系统软件采用任务周期时序控制和双机通信的方式,同步顺序地处理输入、计算、输出等任务,在控制周期中的每个任务点进行同步处理,达到二取二双机的任务同步。采用软件算法和系间通信实现2种系统之间的周期同步。实验结果表明,该同步机制能够满足车载ATP二乘二取二安全计算机对同步技术的需求。

卫星双向与单向载波联合的北斗星载钟短稳评估方法

卫星导航系统评估星载钟稳定度通常需要大型地面监测网的观测数据和复杂的钟差确定算法,不能基于单站观测数据实现。论文在分析利用单站观测数据评估星载钟短稳方法的基础上,提出了一种相对容易实现的联合卫星双向载波测距值与GNSS单向载波观测值的星载钟短稳评估方法。该方法通过卫星双向载波测距确定星地几何距离,基于消除星地几何距离的GNSS接收机载波相位观测值估算卫星相对钟差,进而实现其短稳评估。利用北斗系统观测数据进行了有效性验证,并与复杂钟差确定算法以及利用平滑广播星历的方法(SBE法)进行了对比,本文方法与复杂钟差确定算法计算的结果相符,在1000s平滑间隔内与SBE法结果一致,相对误差小于10%,1000s以上好于SBE法。

第三代卫星导航定位系统星载原子钟的新发展

传统铷原子钟和铯原子钟已在卫星导航定位系统中作为星载原子钟获得重要应用.卫星导航定位系统的更新和新发展要求更高精度更小型的新型星载原子钟.该文介绍采用新物理原理和先进技术在下一代卫星导航定位系统有应用前景的新原子钟的产生和发展以及它们目前的进展.

VLBI数字基带转换器通道时延一致性的调整

VLBI数字基带转换器(Digital Baseband Convertor,简称DBBC)又称为CDAS(Chinese VLBI Data Acquisition System),是上海天文台自主研发的新一代数字化终端设备。该设备可以将宽带信号分成若干个基带信号。由于其结构上采用了多芯片和多板卡结构,使得通道之间的时延存在差异。从设备结构入手,分析了各通道之间时延差异产生的主要原因,提出以复位信号为参考,基于m序列的数据同步方法以解决该问题。通过实验,证明该方法能有效地改善同一中频上各通道间时延的差异。

三频载波多普勒组合的北斗星载钟短稳评估方法

针对北斗系统目前尚无公开的精密钟差产品,一般用户无法获取精确的卫星钟短期稳定度参数的问题,提出一种适用于北斗系统的较容易实现的星载钟短稳评估方法。该方法基于单站接收机的观测数据,构建三频无电离层载波多普勒组合量,估算星载钟的相对频偏,并以此评估其稳定度特性。利用北斗观测数据对该方法进行有效性验证,并与通常的精密定轨与时间同步算法(ODTS法)以及平滑广播星历方法(SBE法)进行对比,最后,给出利用该方法对目前在轨的所有14颗北斗卫星(截止至2012-12)星载钟短稳的评估结果:6×10-12(τ=1 s),1×10-12(τ=10 s),4×10-13(τ=100 s)和2×10-13(τ=1 000 s)。该方法与这2种算法的结果一致,10 000 s平滑间隔内相对误差小于10%,三频组合相比单频评估精度大幅度提高,以较简单的方法实现了与复杂算法相当的精度。

时差定位型卫星铷钟的双钟热备份设计

针对传统星载铷钟备份设计中对铷钟状态判断不准确和主备切换时输出信号不稳定的不足,在分析时差测算铷钟指标原理和频率信号切换方法的基础上,提出了一种适用于时差定位型卫星铷钟的双钟热备份设计,通过GPS时差测算铷钟频率性能指标,以及无扰切换设计实现频率信号的稳定输出。地面试验表明,铷钟的准确度和稳定度指标测算误差小于5%,频率输出信号在切换时连续稳定,无突波干扰。研究结果可以为后续定位型卫星和导航卫星的高精度时频系统设计提供参考。

基于FPGA的微机保护板间通信技术

针对大型微机保护装置板间交互信息越来越多,而并行通信抗干扰能力差、硬件成本高的现状,提出了一种基于FPGA编程实现的微机保护装置板间通信技术。制定了微机保护板间通信技术的通信协议,进行了软件仿真,采用该技术的实际装置已在工程中得到了应用。

基于itop4412核心板的SCARA控制系统设计

针对自行研制的SCARA(selective compliance assembly robot arm)工业机器人设计一套专用控制系统。该控制系统以itop4412核心板为核心,以ARM芯片内部时钟中断为基础,利用Notepad++软件来编写模块驱动程序,并在Windows系统和Ubuntu系统下进行Linux内核的裁剪和编译工作。用户空间通过调用底层驱动以S形速度曲线实现对动机的启动、制动、调速等操作。实际测试表明,该控制系统性能稳定,控制精度高、实用性强。

下一代星载原子钟的新发展

高性能原子钟尤其是星载原子钟,在卫星导航定位系统中起着非常重要的作用。卫星导航定位系统的更新和发展要求更高精度、更小型化的新型星载原子钟。介绍了新物理原理和先进技术以及在新一代卫星导航定位系统和空间科学实验中有应用前景的新型原子钟的产生、发展以及它们目前的研究进展。

统计同步算法原理及在局域网中的应用

针对局域网中计算机间的时间同步问题,分析了统计同步算法PCS的基本原理,介绍了局域网中网络延迟精确测定的方法,提出了利用一台时统设备实现局域网中PCS算法精度测试的方法,给出了频率漂移的修正公式,并在局域网中对算法性能进行了测试。测试结果表明,计算机时钟的漂移是影响算法精度的主要因素。经过频漂修正,PCS算法性能得到了很大的改善,同步周期较设计周期大大增加,算法同步精度在20min内优于1 ms。

星上系统时间算法研究

针对星上缺乏系统时间会出现钟差整体漂移的问题,本文提出两种新的钟速初值预报方法建立集中处理模式下星上系统时间算法:用每颗星第1天的前两历元的钟差预测钟速初值和用每颗星每天的前两历元钟差预测钟速初值。仿真结果表明,算法合理,两种方法得到的自主系统时间与国际全球导航卫星系统服务时间(IGST)相比,60天的偏移程度均在100 ns以内,用每颗星第1天的前两历元的钟差预测钟速初值建立的系统时间稳定性更好。

基于EDA技术的数字钟设计与实现

为使数字钟从电路设计、性能分析到设计出PCB版(即印制电路版)图的整个过程能够在计算机上自动处理完成,从而缩短设计周期、提高设计效率、减小设计风险。本系统基于EDA技术的设计方法,提出一种采用P-MOS大规模集成电路LM8560作为计数译码的石英数字钟的设计方案,在Protel99SE软件平台下创建原理图和绘制印制电路版,实现了基本计时显示和设置、调整时间和闹钟等功能,最后组装出一个完整的数字钟。

基于北斗授时技术的信号车载设备时钟同步方案探讨

利用北斗授时技术实现信号车载设备的时钟自动同步,有利于提升系统的信息安全水平和运营维护效率.本文介绍了北斗授时技术的原理及优势,从车载设备时钟同步应用现状及需求出发,着重研究了基于北斗授时技术的现行各型主流动车组信号系统车载设备的时钟同步方案;说明了在铁路信号系统中,逐步采用北斗系统来构建时钟同步系统是可行的,满足我国铁路信号系统未来发展的趋势和要求.

基于Protel的数字钟双面电路板设计

针对数字钟双面板设计较为复杂的问题,利用国内知名度最高、应用最广泛的电路辅助设计软件Protel dxp2004进行了电路板设计,本文提供了设计的一些方法和技巧,快速、准确地完成数字钟双面电路板的设计,采用双面板设计,布线面积是同样大小的单面板面积的两倍,其布线可以在两面间互相交错,所以更节省空间。

应用空间原子钟的基础物理测试

随着新型原子钟的发明,其频率稳定度性能已经发展到很高的水平,它们在空间科学试验中将发挥重要作用。这篇文章将介绍应用空间原子钟在微重力环境下所建议的某些基础物理方面的测试。

开放式多通道数据采集系统硬件平台设计

描述一个以ISA总线为依托而扩展成的多通道数据采集系统硬件平台,在这个平台上,用户可以根据自己的需要组成不同位数及不同采样速率的多通道数据采集系统。

定时输出电源控制装置软件设计

以单片机Mega16芯片为核心,以时钟专用芯片1307为时基,以高压光耦驱动大功率可控硅为执行器件,设计了一种多时段可调定时输出电源控制装置。在阐述了定时输出电源控制装置的整机工作过程的同时,重点分析了定时输出电源控制装置的软件设计。该装置用于定时段运行的大功率设备的电源控制,经实践应用证明,可减少工作量,节能减排,且效果良好。

基于FPGA的节日时钟倒计时控制系统设计

该节日时钟倒计时控制系统是以FPGA芯片EP2C5Q208C8为核心器件组成的一个倒计时系统,与传统门电路相比,受到的外界干扰较小,并且擦除后FPGA恢复成白片,内部逻辑关系消失,因此,FPGA能够反复使用。整个系统利用QuartusⅡ11.0软件设计、编译、仿真,最后将程序写入FPGA黑金开发板(DB2C5),实现时钟倒计时控制与显示。