高速图像传感器CCD60驱动电路设计

提供了一种高速EMCCD图像传感器CCD60时序驱动电路的设计方法。采用CPLD进行时序逻辑设计,利用DS0026集成器件对标准时钟进行电平转换,分立电路对快速高压(电子增益)时钟进行电平转换,从而建立EMCCD工作环境。所建立的驱动电路能够输出电压范围为0-50V,最高频率20MHz的时钟信号,实现了电子增益的效果。本设计方法建立的驱动电路已经成功应用于1000frame/sCCD60高帧频摄像机设计中。

一种适用于高速串行数据通信的发送器

介绍了一种采用深亚微米 CMOS工艺实现的单片集成发送器的设计 .该发送器适用于高速串行硬盘接口 ,主要由时钟发生器、并串转换电路和片内阻抗匹配的线驱动器三大模块组成 .发送器采用 0 .18μm六层金属单层多晶N阱 CMOS工艺实现 ,芯片面积 1.3mm× 0 .78mm .测试结果表明时钟发生器可工作在 1.5 GHz的频率下 ,数据可以正常发送 .发送器总体功耗为 95 m W,输出共模电平 2 70 m V ,单端输出幅度 2 70 m V.

双闹钟数字时钟芯片设计

简述了一种双闹钟数字时钟芯片的设计分析 ,具体介绍了其中三态输入电路、可逆计数器、输出解码 /驱动器等电路的设计。这种数字时钟芯片用途广泛 ,外围电路简单 ,并可以选择利用电网的 5 0 /60 Hz作为频率基准和电源 ,适用于数字钟、钟控收音机产品的应用。

LCD驱动控制时钟电路的设计

介绍了一种用于 STN LCD(超扭曲液晶显示 )驱动控制芯片的时钟产生电路。该电路能方便地实现片内时钟的精确产生 ,其特点为片内产生基准电压源。振荡频率在一定的范围内与电源电压无关 ,可满足移动通信的需要。该电路有一定的温度补偿功能 ,输出矩形波的占空比可调 ,并且设有数字开关 ,可以在需要的时候切断整个电路 。

双闹钟数字时钟电路的设计

简述一种双闹钟数字时钟电路的设计,具体介绍其中三态输入电路、可逆计数器和输出解码/驱动器等电路的设计。这种数字时钟电路的用途广泛,外围电路简单,并可选择利用电网的50Hz/60 Hz作为频率基准的电源,适用于数字钟、钟控收音机产品的应用。