基于GPIB接口的时钟测试仪内部晶振频率自动测试系统

介绍时钟测试仪,给出了基于GPIB接口的时钟测试仪内部晶振频率自动测试系统的硬件平台构建和自动测试实现方法,并详细讨论了实现过程中仪器控制、数据采集、数据处理和输出实现,最后给出了性能分析。

智能电能表检定系统标准时钟共用方法研究

为实现智能电能表检定系统标准时钟的集约再利用、降低人力物力的成本投入,提出了一种智能电能表自动化检定系统的标准时钟共用方法。分析标准时钟测试仪在自动化检定中的实际工作特点,基于资源共享理论,建立自动化检定系统标准时钟测试仪共享模型。根据智能电能表检定系统对标准时钟测试仪计量性能的要求,设计共享模式下的标准时钟共用设备。结合实际应用场景,仿真分析不同场景模式下标准时钟共用设备输出信号的准确度,并进行实测验证。测试结果表明,该方法在保证智能电能表时钟日计时误差测试准确度的同时,大幅降低了经济成本及运维人力投入,实现了资产的集约再利用。

高速突发模式误码测试仪的FPGA实现方案

突发模式误码测试仪与一般连续误码测试仪不同,其接收端在误码比对前要实现在十几位内,对具有相位跳变特点的信号进行时钟提取和数据恢复,并且在误码比对时须滤除前导码和定界符,仅对有效数据进行误码统计。本文提出一种基于FPGA实现的高速突发模式误码测试仪设计方案,并介绍该方案的总体设计过程,以及FPGA中主要功能逻辑模块的工作原理和控制系统的设计。该测试仪应用于1.25GHz GPON系统突发式光接收模块的误码测试中,具有较好的性能和实际意义。

一种用于电力系统的可控同步时钟测试仪的研制

针对当前缺少一种有效的测试设备来量化评估电力系统中电子设备间的时间同步误差对电力系统自动化设备的影响(如造成误动误报等异常现象)。利用电口、光口和网口的工作原理研制了一种基于FPGA的时间同步可控测试仪,提供了UART串口报文授时、IRIG-B时间编码授时、IEEE-1588网络报文授时这三种授时功能。通过控制外部设备与主时钟装置间的时间差,达到调整设备之间的时间差的目的,从而完成设备之间同步时间误差导致设备异常的量化评估,为电力系统制定统一的时间同步系统提供重要的参考价值。

DDS技术在VXI总线误码仪模块中的应用

本文介绍了运用直接数字频率合成(DDS)技术产生50Hz～2.048MHz连续时钟源的设计方案。该设计已应用在VXI总线误码仪模块设计中,并取得了理想结果,各项指标能够满足VXI总线误码仪模块的技术要求。

三相智能电能表时钟日计时误差不确定度分析

随着智能电网的大力建设,三相智能电能表在全国得到广泛应用,其时钟日计时误差直接影响分时计量及需量的准确性。介绍了三相智能电能表时钟日计时误差的测量方法,并根据JJF1059.1—2012技术规范中测量不确定度的评定方法,对三相智能电能表时钟日计时误差的测量结果进行了不确定度分析。

开机特性智能校准装置的设计

开机特性是反映晶振在7h内频率漂移程度的参数,是评价以晶体振荡器作为时间基准的各类仪器的重要指标。为解决时钟测试仪类电力仪器开机特性校准难、送检量多等问题,提出一种开机特性智能校准装置设计方案。该装置硬件部分由铷原子频率标准、频率分析仪和智能校准控制器组成。其中,通过研制智能校准控制器,可同时校准21台时钟测试仪及同类仪器,且该套装置隔离度高、切换速度快,可满足1~20GHz任意频点的试验条件。软件部分采用自动多线程的编程语言LabVIEW编写,满足试验需求,具备良好的人机交互界面。该装置具备适用频段宽、准确控制时间间隔、自动数据处理、高效校准、便于携带等优点,极大提高了校准效率。经比对, En值小于1,完全满足时钟测试仪校准规范以及其他规程的相关要求。

瞬时日差测量仪校准装置的研制

本文介绍了一款基于DDS芯片级联技术和能量转换原理,研制的瞬时日差测量仪校准装置。该校准装置在不使用FPGA、CPLD和复杂算法的前提下,可以产生分辨力为0.001s/d的日差信号。该装置技术指标完全满足JJG 488-2018《瞬时日差测量仪》国家检定规程的要求,因此适用于时频领域的计量人员对瞬时日差测量仪进行校准,也可作为高分辨力的频率合成器使用,校准频率计等具有频率测量功能的通用计量器具。

基于FPGA的双倍率动态存储器读写误码检测仪的实现

针对硬盘缓存在高速读写时出现的误码问题,采用软硬件结合的方法(FPGA与单片机),通过FPGA同频异相时钟,实现了对不同厂商的双倍率内存可靠读写比较从而找到特定代码作为生产测试代码,实现对内存的低成本高效的检测.