通用信道编译码算法物理性能快速仿真系统

为实现信道编译码硬件算法物理性能的快速、准确验证,提出一种软硬件协同的通用化信道编译码算法物理性能快速仿真与性能评估系统。PC上位机软件主要实现模拟信源/噪声数据生成、仿真数据后分析、数据/控制指令传输以及与FPGA下位机交互等功能;FPGA下位机通过设计数据调度与系统控制、信道编译码算法架构、加噪信道以及数据统计等单元,构建通用编译码算法验证系统硬件系统架构,支持不同信道编译码算法物理性能的高效、准确验证。以系统当前支持的BCH码、LDPC码、删余卷积码、RS码及其串行级联码的性能仿真为例开展性能测试,性能恶化最大值低于0.4 dB,在10-7误码率统计量级下,仿真时间低于12 s,验证仿真评估系统的准确性、可靠性与有效性。系统采用的通用级联架构还可支持其他信道编译码算法的快速移植与部署,可为信道编译码算法物理性能快速验证提供一种有效的解决方案。

能源动力类别研究生产教融合联合培养基地建设模式与实践

培养出满足新时代要求的具有创新精神和实践能力的高水平能源动力类别研究生是我国早日实现“双碳”目标的迫切需求。构建产教融合联合培养基地,是深化产教融合、实现能源动力类别研究生教育高质量发展的关键环节。该文总结长安大学在能源动力类别(动力工程及电气工程)研究生培养中基于产教融合建设联合培养基地的模式及实践工作,提出软-硬件协同构建产教融合联合培养实践基地的理念,具体阐述该理念在动力工程及电气工程等能源动力类别研究生培养中的具体实践与应用,以期为能源动力类别研究生实践创新能力的培养提供参考。

Hardware-Software Collaborative Techniques for Runtime Profiling and Phase Transition Detection

Dynamic optimization relies on runtime profile information to improve the performance of program execution. Traditional profiling techniques incur significant overhead and are not suitable for dynamic optimization. In this paper, a new profiling technique is proposed, that incorporates the strength of both software and hardware to achieve near-zero overhead profiling. The compiler passes profiling requests as a few bits of information in branch instructions to the hardware, and the processor executes profiling operations asynchronously in available free slots or on dedicated hardware. The compiler instrumentation of this technique is implemented using an Itanium research compiler. The result shows that the accurate block profiling incurs very little overhead to the user program in terms of the program scheduling cycles. For example, the average overhead is 0.6% for the SPECint95 benchmarks. The hardware support required for the new profiling is practical. The technique is extended to collect edge profiles for continuous phase transition detection. It is believed that the hardware-software collaborative scheme will enable many profile-driven dynamic optimizations for EPIC processors such as the Itanium processors.

用于VSLAM系统的CNN在FPGA平台上的加速

为实现视觉同步定位与建图系统中卷积神经网络在FPGA上的加速,基于SuperPoint模型设计一种低功耗高效CNN加速器及相应的SoC系统。采用循环分块、数据复用、计算单元展开和双缓冲策略充分利用加速器的片上资源;为提高突发传输效率,预先对权重参数重排;提出Pack模块和Unpack模块,设计多通道数据传输,用于提高传输带宽。在Ultra96-V2 FPGA平台上部署整个SoC系统,在仅3 W左右的功耗下实现25.63 GOPS的吞吐量,其BRAM效率、DSP效率、性能密度和功耗效率相比之前的文献有明显优势。

“数字电路与逻辑设计”课程改革与实践

针对“数字电路与逻辑设计”课程教学过程存在的问题,以培养学生系统设计能力、软硬件协同设计和调试能力为目标,完善教学大纲和课件,建设“学习通”线上课程教学资源,采取线上线下混合教学模式,制作微课视频和课程案例库,增加课程大作业,重新修订实验指导书,采取多元化的考核和评价体系。实践表明,课程改革实施效果较好,提高了学生工程实践能力,兼顾了基础和系统的人才培养导向。

基于数据融合的高处作业物联网智能安全培训技术

针对石化培训智能化程度低、沉浸效果差的问题,提出了一种基于软硬件设计与数据融合算法的新型物联网培训系统。首先,开发了一系列用于智能培训系统的硬件设备:硬件功能包含数据交换,语音播放,数据采集等功能;针对便携式硬件的续航问题,提出了WIFI+LoRa通讯方式,不仅提升了设备续航,还能够保证通讯的稳定性。然后,开发了一套智能培训系统信息管理平台:平台包含信息存储、信息读写、通讯等多项功能。最后,提出了基于D-S证据理论的工人行为判断方法。经过实验对高处作业物联网培训系统在行为识别的准确度,硬件设备续航以及通讯可靠性方面进行了有效性验证。实验结果表明,物联网培训系统的识别准确度可达到80%以上,数据通讯能力与传统设备相比相差不大,设备续航性能更优。该系统为石化行业技术人员提供了更加智能化的沉浸式培训平台。

采用软硬件协同设计的SoftMax函数的FPGA实现

人工神经网络中,需要对大量数据进行非线性函数计算。低功耗实现和非线性函数的加速运算成为急需解决的需求。论文基于ZYNQ硬件平台和ARM处理器,进行了软硬件协同设计和FPGA硬件加速器IP的设计,实现了非线性激活函数SoftMax,功耗和误差分布达到设计预期。

基于边云协同的配电网智能网关设计

随着用电量不断增大,以及工业互联网、云计算、大数据等技术飞速发展,以数字化、智能化方式提升配电网效率及能力受到关注。文章通过分析云边协同架构,设计边云协同配电网智能网关应用总体架构;结合电力行业应用场景特性,进行配电网智能网关软硬件设计,重点对配电网智能网关的电磁兼容性进行了分析,提出多级分压瞬态电压抑制剂技术及端口防护设计措施;研发了一款配电智能网关设备,实现设备状态监测、环境安防监控等,提高配电网智能化管理水平。最后,对网关电磁兼容性及可靠性开展了测试验证。

国产地面处理器软硬件协同应用验证研究

针对国产处理器在地面系统应用中存在的验证不充分缺陷未充分暴露、与国产软件适配不充分等问题,开展了地面处理器软硬件协同应用验证方法研究。对地面处理器的特点及验证方法进行总结、分析,给出地面处理器应用验证的一般流程以及典型应用验证平台设计。

养殖工船综合智能管控系统设计研究

为提高养殖工船养殖作业顺序的合理性和效率,以及实现鱼类及工船安全保护的目的,对养殖工船综合智能管控系统进行设计研究,建立统一基础数据库和高精度三维GIS模型,打通经营管理层和底层生产数据,实现对接目标,提供智能化分析,辅助生产决策,以构建良好的养殖生态环境,提高养殖设备的智能管控匹配度以及养殖工船全局管理的智能化程度。

智能温控烤箱触控MCU设计

触控微控制单元(MCU)具有灵敏度高、稳定性好和功耗低等优点,因而在智能家居领域得到了广泛的应用。对智能温控烤箱触控MCU设计方案进行了研究。首先,对比了触控MCU和触控IC方案之间的差异;其次,阐述了MCU的原理;然后,展示了MCU软、硬件设计方案;最后,介绍了触控按键软件调试方案,并通过测试实例,总结了参数调试的难点,对于提高触控MUC产品灵敏度的和用户体验具有一定的借鉴意义。

温控负荷助力电力系统辅助服务设备关键技术研究

文章探讨了电力系统中温控负荷的作用与技术演进。为确保系统稳定,需整合硬件和软件。硬件提供物理支持,软件注入智能化。硬软件协同作用尤为关键,需在设计阶段考虑整合。以大型商业楼宇为例,展示了高效节能的实际应用和潜能。未来,温控负荷有望与人工智能(Artificial Intelligence,AI)、物联网(Internet of Things,IoT)等技术深度结合,进一步增强其价值。

FPGA软硬件协同处理实时图像处理系统

基于PC机图像处理系统实时性不强,DSP+FPGA图像处理系统的成本高、资源利用率低,单纯使用FPGA硬件实现的图像算法类型较为单一,针对这一系列问题,提出了一种基于FPGA软硬件协同处理的实时图像处理系统。采用一片FPGA芯片作为系统的核心,利用CCD相机等采集图像,通过SSRAM将图像缓存,以SOPC为控制核心,协调软硬件共同进行图像处理。易于使用硬件实现的图像处理模块(如滤波、形态学算法、图像校正、边缘检测等)均使用Verilog HDL语言实现,通过SOPC控制这些图像处理模块,实现相应的图像处理功能;而硬件难于实现的部分(如流程控制、复杂的分支判断)则使用SOPC中的CPU来实现。实验表明,系统实时性强、图像处理速度快、可进行复杂图像算法的运算,同时具有设计简单、应用灵活、成本低的特点。

液压冲击机械测试原理与方法及试验研究

液压冲击机械是一类特殊的机械设备,其性能参数的数据采集和测试系统的设计一直是各国学者的研究热点。分析了液压冲击机械的几种工作性能参数的测试原理和测试方法,根据某一典型液压冲击机械液压控制系统原理,设计了一种典型的液压冲击机械工作性能参数的测试系统,介绍了该测控系统的软硬件组成,并通过测试试验研究了该系统的工作参数变化规律。

一种基于树莓派的气象数据监测教学实验设计

为了优化和丰富"传感器原理与应用"课程实验教学内容,设计了一种基于树莓派的气象数据监测教学实验,即通过引入树莓派实现软硬件协同应用的传感器教学实验。该实验由传感器采集数据、树莓派处理数据和网页显示三部分组成:①根据预定采样间隔获取温湿度、气压、降雨量和位置等信息;②传输至树莓派进行基于信任度的数据融合处理,以便提高数据测量精度;③在手机端或PC端的网页显示监测数据。该实验是一个典型的利用嵌入式树莓派体系结构拓展传感器应用的案例,实现了多知识点的有机结合,能够发挥学生的主观能动性和创造性,培养和提高他们的工程实践能力。

一种图像缩放算法的SoC协同加速设计方法

针对无人机自主着陆的跑道检测、识别、跟踪等视觉算法中需要对大量图像进行缩放处理以便后续计算,但又对实时性要求比较高的情况,根据输入输出像素点的映射关系提出了一种适用于硬件加速的图像缩放算法,简化算法结构的同时利用现场可编程门阵列进行模块硬件功能的设计对算法加速,并采用软硬件协同的体系结构搭建实时图像处理系统。实验结果表明,该缩放算法处理精度高、耗时少,且用硬件逻辑实现后,可以进一步提速171倍,硬化后的系统可以通过摄像头获取图像数据,实时处理后在显示器中显示,达到30帧/s的处理速度,可以应用于实时性要求较高的图像处理算法中。

基于ZYNQ平台的图像拼接实验案例设计与实现

为了优化和改进“电子系统设计”实验课教学内容,设计了一个基于ZYNQ 7000系列平台的图像拼接实验案例。该实验在Visual Studio环境中编写图像拼接程序,通过搭建Linux环境,将算法程序移植到硬件平台中以完成图像拼接。该实验是一个典型的利用ARM+FPGA体系结构扩展FPGA应用的案例,为学生进行创新性设计提供了良好的示范,有利于培养学生的软硬件协同设计能力。

当前人工智能技术创新特征和演进趋势

近年来,全球人工智能发展进入新一轮技术创新活跃期,新的理论、模型、算法快速迭代。本文从模型算法、软硬件实现以及技术形态等角度分析了当前全球人工智能技术的主要特征,总结了国内外人工智能前沿研究的一些创新热点和新动向,并从基础理论突破、底层计算模式创新、模型算法演进等方面,展望和探讨了未来人工智能技术进一步突破的几个可能趋势。

基于FPGA的软硬件协同实时纸病图像处理系统

基于现场可编程门阵列(FPGA)硬件实现的纸病图像处理算法结构简单,不能满足复杂图像算法的需求,针对这一问题,提出了一种基于FPGA的软硬件协同实时纸病图像处理系统。采用FPGA芯片作为系统的核心,由CCD相机采集图像,通过DDR2SDRAM作为外部存储器来缓存图像数据,将SOPC作为控制核心,以此协调软硬件共同进行纸病图像处理,将易于硬件实现的图像处理模块用Verilog HDL语言编写,实现相应的图像处理功能;将硬件模块难以实现的功能交由SOPC中的CPU来实现。实验表明:系统实时性强,能满足纸病图像处理的速度要求,且可以进行复杂的图像算法运算,同时具有设计简单,成本低的特点。

基于ZYNQ平台的双目图像采集实验案例设计与实现

为了改进电子系统设计类实验课的教学方式,丰富实验授课内容,该文提出了一种基于ZYNQ平台的实验教学方式。阐述了将ZYNQ平台作为实验教学平台的优势,介绍了ZYNQ平台实验课教学方法,对双目图像采集实验的实验原理、硬件实现方案、实验实施过程和结果进行了讲解。通过学习实验原理并完成对系统模块设计、仿真和实现,学生能够进一步了解和掌握ARM和FPGA软硬件协同设计的流程,提高自身电子系统设计的自学和创新能力。