面向高帧率CMOS图像传感器的12位列级全差分SAR/SS ADC设计

针对高帧率CMOS图像传感器的应用需求,提出一种结合逐次逼近型(Successive Approximation Register,SAR)和单斜坡(Single Slope,SS)结构的混合型模拟数字转换器(Analog to Digital Converter,ADC)。该ADC的分辨率为12位,其中SAR ADC实现高6位量化,SS ADC实现低6位量化。该ADC采用了全差分结构消除采样开关的固定失调并减少非线性误差,同时在SAR ADC中采用了异步逻辑电路进一步缩短转换周期。采用110 nm 1P4M CMOS工艺对该电路进行了设计和版图实现,后仿真结果表明,在20 MHz的时钟下,转换周期仅为3.3μs,无杂散动态范围为77.12 dB,信噪失真比为67.38 dB,有效位数为10.90位。

一种用于CIS列级ADC的片上抗PVT变化高精度自适应斜坡发生器

传统的片上全局斜坡发生器电路容易受工艺、电压和温度(PVT)的影响,导致斜坡信号易失真、线性度差;由于寄生电容的影响,片外校准的难度较大。提出了一种可以抗PVT变化,实现自适应校准斜率的斜坡发生器,采用逐次逼近算法细调和定步长搜索法微调相结合的方式,实现对斜坡的两点校正。斜坡校准电路包括电阻型DAC、电流型DAC、逻辑控制、动态比较器等模块。仿真结果表明,自适应斜坡发生器的平均校准周期约为1.143 ms,校准后斜坡微分非线性为+0.00207/-0.00115 LSB,积分非线性为+0.6755/-0.3887 LSB,在不同PVT条件下校准电压误差小于1.5 LSB,平均功耗仅为1.155 mW,与传统斜坡发生器相比具有精度高、功耗低的优点。

基于SAR-SS架构的图像传感器专用高速列级ADC设计

针对图像传感器中传统列级模数转换器(ADC)难以实现高帧频的问题,提出了一种由逐次逼近寄存器型(SAR)ADC和单斜坡型(SS)ADC组成的混合型高速列级ADC,使转换周期相较于传统的SS ADC缩短约97%;利用SAR ADC的电容实现像素的相关双采样(CDS),在模拟域做差,使CDS的量化时间缩短至一个转换周期,进一步提高了ADC的量化速度;为了保证列级ADC的线性度,提出了一种1 bit冗余算法,可实现+0.13/-0.12 LSB的微分非线性和+0.18/-0.93 LSB的积分非线性。基于180 nm CMOS工艺的仿真结果表明,该列级ADC在50 MHz时钟下,转换周期仅为1μs,无杂散动态范围为73.50 dB,信噪失真比为66.65 dB,有效位数为10.78 bit。

红外焦平面列级数字化技术

红外焦平面列级数字化技术是一种将模拟信号通过列级数字化技术最终实现读出电路数字信号输出的技术,不仅对外部的噪声具有很好的抗干扰能力,同时可以有效避免外部电子电路的非线性。由于不受像元面积限制及其优异的性能,列级数字化技术正在成为红外焦平面数字化技术一个重要的发展方向。本文主要介绍了主流的列级数字化技术。

数字化中波红外焦平面探测器组件研究进展

介绍了美国、以色列、法国等西方发达国家在数字化中波红外焦平面探测器方面的研究现状及发展趋势。从数字读出电路(ROIC)角度出发,阐述了上述三个发达国家开发的列级ADC数字化中波红外焦平面探测器的最新研究成果。在SWaP概念牵引下,以色列、法国都推出了小像元(中心距为10μm及以下)、高温工作、数字化输出的百万像素中波红外焦平面探测器组件。最后介绍了昆明物理研究所在数字化红外焦平面探测器组件研究方面取得的最新进展。昆明物理研究所突破列级ADC数字读出电路关键技术后,研制出一系列中心距(15μm、20μm、25μm)的640×512列级ADC数字化中波红外焦平面探测器组件,主要技术指标与国外同类数字化中波红外焦平面探测器组件相当。

高性能低噪声数字读出电路

红外焦平面的数字读出是信息化发展的必然方向,其关键技术是数字读出电路。介绍了数字读出电路的发展现状和主要架构,重点分析了时间噪声和空间噪声的来源和影响,并给出低噪声设计指导。同时对线性度、动态范围和帧频等主要性能进行了讨论,设计了两款数字读出电路。采用列级ADC数字读出架构设计了640×512数字焦平面探测器读出电路,读出噪声测试结果为150μV,互连中波探测器测试NETD为13 m K。基于数字像元读出架构设计了384×288数字焦平面探测器读出电路,互连长波探测器测试NETD小于4 m K,动态范围超过90 dB,帧频达到1000 Hz。所设计的两款读出电路有效提升了红外焦平面的灵敏度、动态范围和帧频等性能,表明数字读出电路技术对红外探测器性能的提升具有重要作用。

数字红外焦平面探测器(特邀)

相比传统的模拟红外焦平面探测器,数字红外焦平面探测器具有很多技术优势,是红外焦平面探测器技术的重要发展方向。首先,介绍了数字红外焦平面探测器国内外的研发现状,从信号处理以及应用的角度分析了模拟红外焦平面探测器与数字红外焦平面探测器的区别与特点;然后,又详细介绍了列级ADC数字读出集成电路以及数字像元读出集成电路的架构及具体电路模块,分析了数字读出集成电路的各模块电路及与性能的关系,并展望了数字读出集成电路的技术发展趋势。随着红外焦平面探测器向大面阵、小像元及高性能发展,对数字读出集成电路也提出更高的技术要求。通过读出集成电路架构以及模块电路的技术提升,列级ADC数字读出集成电路将普遍应用于大面阵、小像元红外焦平面探测器,而数字像元读出集成电路将普遍应用于长波红外焦平面探测器。

一种用于CMOS图像传感器的Column-Level模数转换器

设计了一种用于CMOS图像传感器(CIS)的column-level模数转换器(ADC)。它由一种新型斜坡发生器构成,具有分辨率可调的特点,而且以简单的结构实现了高精度和低功耗,占用较小的版图面积。基于0.35μm2P4M标准CMOS工艺,8bit ADC转换时间约50μs,最大线性误差小于±0.5LSB。在分辨率为640×480pixel的CIS中,每列共用1个比较器,提高了传感器的吞吐速率,帧频约40fps;3.3V电压下ADC总功耗不超过27mW,占用版图面积约0.5mm2。

一种基于高精度列级ADC的读出电路设计实现

本文介绍了一种基于列级ADC的读出电路设计实现。该读出电路阵列规格为640×512,间距为15μm,列级数字化ADC结构采用三阶增量式Sigma-DeltaADC结构,其量化分辨率为16位,读出电路最大帧频为240Hz,最大功耗250mW,输出方式采用LVDS方式。

5T结构全局曝光CMOS图像传感器的研究与设计

阐述一种5T全局曝光像素结构的设计。通常的全局曝光CMOS图像传感器采用的是4T结构,该5T全局曝光像素结构在原有结构基础上增加一个曝光控制管,实现对曝光操作的控制,可以使曝光与积分值读出同步进行,提高图像传感器的工作效率,使其有更高的帧频,同时克服电子溢流等问题,使得其拥有更高的成像质量。

640×512数字化InGaAs探测器组件

数字化InGaAs探测器是短波红外探测器技术发展的一个重要方向,它不仅可以提升系统的集成度,还可以提升成像系统的各项技术指标。通过将模拟-数字转换器(ADC)集成到读出电路中实现数字化读出电路是数字化InGaAs探测器的技术核心。文中介绍了640×512数字化读出电路的设计与实现,并与InGaAs探测器通过铟柱进行倒装互联形成了数字化InGaAs探测器组件。通过对探测器组件的测试得到读出噪声为230μV,峰值量子效率为65%,在300 K温度下探测率为1.2×10^12 cmHz1/2/W,在60 Hz帧频下功耗为94 mW。测试结果表明,数字化InGaAs探测器组件具有低读出噪声,高线性度,高传输带宽,高抗干扰性等特点。

1280×1024,10μm数字红外焦平面读出电路设计(特邀)

焦平面红外探测器的数字读出是其发展的一个重要方向,相比传统的模拟红外焦平面探测器,数字红外焦平面探测器具有诸多优势。数字红外焦平面探测器的核心在于数字读出电路。文中详细介绍了1280×1024,10μm数字焦平面读出电路的设计和实现。通过对读出电路的测试得到其噪声为157μV,在50 Hz帧频下功耗为165 mW,列级固定图案噪声为0.1%。所设计的数字读出电路与短波红外探测器成功实现了倒装焊互连并完成了成像,所成图像清晰、细节丰富。测试结果和探测器成像效果表明,所设计的数字读出电路具有低噪声、高传输带宽、高抗干扰性等特点,有助于提升红外焦平面探测器的各项性能。

用于图像传感器的模数转换器研究进展

随着物联网、移动设备等应用的发展,图像传感器作为信息感知重要的窗口,需求不断增长。模数转换器是图像传感器的重要组成部分,负责将探测到的模拟信号转换为数字信号,不仅增加了系统的抗干扰能力,提升了系统的性能,还有助于在片内实现数据处理,提高系统集成度。为了适应图像传感器朝着大阵列、高帧频、低功耗、小像素尺寸等方向的发展趋势,模数转换器在速度、功耗、面积等方面存在挑战。文章概述了应用于图像传感器的模数转换器的几种主要架构,分析了这几种架构的优缺点,总结了研究进展以及未来的发展方向。