期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
Column readout circuit with improved offset mismatch and charge sharing for CMOS image sensor
1
作者 Zhongjie Guo Ningmei Yu Longsheng Wu 《Journal of Semiconductors》 EI CAS CSCD 2019年第12期107-111,共5页
High linearity and low noise column readout chain are two key factors in CMOS image sensor.However,offset mismatch and charge sharing always exist in the conventional column wise readout implementation,even adopting t... High linearity and low noise column readout chain are two key factors in CMOS image sensor.However,offset mismatch and charge sharing always exist in the conventional column wise readout implementation,even adopting the technology of correlated double sample.A simple column readout circuit with improved offset mismatch and charge sharing for CMOS image sensor is proposed in this paper.Based on the bottom plate sampling and fixed common level method,this novel design can avoid the offset nonuniformity between the two buffers.Also,the single buffer and switched capacitor technique can effectively suppress the charge sharing caused by the varied operating point.The proposed approach is experimentally verified in a 1024×1024 prototype chip designed and fabricated in 55 nm low power CMOS process.The measurement results show that the linear range is extended by 20%,the readout noise of bright and dark fields is reduced by 40%and 30%respectively,and the improved photo response nonuniformity is up to 1.16%.Finally,a raw sample image taken by the prototype sensor shows the excellent practical performance. 展开更多
关键词 CMOS image sensor column readout BUFFER offset mismatch charge sharing
下载PDF
面向超大面阵CMOS图像传感器的列总线自加速建立方法研究 被引量:2
2
作者 郭仲杰 程新齐 +3 位作者 余宁梅 许睿明 李晨 苏昌勖 《电子学报》 EI CAS CSCD 北大核心 2023年第6期1581-1589,共9页
在超大面阵CMOS图像传感器(COMS Image Sensor,CIS)中,由于像素面阵输出的列总线上存在超大的寄生电阻电容,列总线信号建立速度的主导因素发生改变,严重影响了读出速度.为了解决这一问题,本文提出了一种可应用于超大面阵CIS列并行读出... 在超大面阵CMOS图像传感器(COMS Image Sensor,CIS)中,由于像素面阵输出的列总线上存在超大的寄生电阻电容,列总线信号建立速度的主导因素发生改变,严重影响了读出速度.为了解决这一问题,本文提出了一种可应用于超大面阵CIS列并行读出机制的列总线自加速建立方法,基于电流增益增强理论,在不引入额外总线的前提下,通过对模拟信号建立过程的实时跟踪,加快列总线信号的变化过程,在列总线终端实现了自加速,将超长列总线的读出速度提升了一个数量级. 55 nm工艺下的测试与实验结果显示,采用本文提出的方法后,在亿级像素规模CIS列总线引入的寄生电容与寄生电阻分别为47 pF和20 kΩ的情况下,光电信号从像素节点到列级电路采样节点的上升建立时间由4μs缩短至790 ns,下降建立时间由22.43μs缩短至1.17μs,将亿级像素规模的CMOS图像传感器帧频提升至100帧,压缩了相关双采样的取样间隔时间,从而拓宽了噪声抑制的频率范围.本文方法实现了在保持低噪声和高速读出的同时,单列功耗仅有6.6μW. 展开更多
关键词 CMOS图像传感器 列并行 相关双采样 低噪声 高速读出
下载PDF
基于列共用多采样技术的CMOS图像传感器读出电路设计
3
作者 王得剑 高静 聂凯明 《传感技术学报》 CAS CSCD 北大核心 2023年第4期503-510,共8页
针对CMOS图像传感器中相关多采样(Correlated Multiple Sampling,CMS)技术在抑制噪声的同时使读出速度受影响的问题,设计了低噪声读出电路。读出电路采用列共用多采样技术,能够在不影响读出速度的情况下,抑制时域噪声和列固定模式噪声(F... 针对CMOS图像传感器中相关多采样(Correlated Multiple Sampling,CMS)技术在抑制噪声的同时使读出速度受影响的问题,设计了低噪声读出电路。读出电路采用列共用多采样技术,能够在不影响读出速度的情况下,抑制时域噪声和列固定模式噪声(Fixed Pattern Noise,FPN),改善CMOS图像传感器的成像质量。列共用多采样技术采用开关控制读出电路和像素的连接关系,以多列共用的读出电路对像素依次进行时序错开时间缩短的多次采样,完成所有像素量化的总时间保持不变。基于列共用多采样技术读出电路的降噪效果在110 nm的CMOS工艺下进行了仿真和验证。随着采样数M从1到4变化,读出时间没有增长,瞬态噪声仿真得到整个读出链路的输入参考噪声从123.8μV降低到60.6μV;加入列FPN进行仿真,输入参考失调电压由138μV降低到69μV。 展开更多
关键词 低噪声CMOS图像传感器 低噪声读出电路 列共用多采样 单斜模数转换器 时域噪声 列固定模式噪声
下载PDF
高性能低噪声数字读出电路 被引量:9
4
作者 姚立斌 陈楠 《红外与激光工程》 EI CSCD 北大核心 2020年第1期75-84,共10页
红外焦平面的数字读出是信息化发展的必然方向,其关键技术是数字读出电路。介绍了数字读出电路的发展现状和主要架构,重点分析了时间噪声和空间噪声的来源和影响,并给出低噪声设计指导。同时对线性度、动态范围和帧频等主要性能进行了讨... 红外焦平面的数字读出是信息化发展的必然方向,其关键技术是数字读出电路。介绍了数字读出电路的发展现状和主要架构,重点分析了时间噪声和空间噪声的来源和影响,并给出低噪声设计指导。同时对线性度、动态范围和帧频等主要性能进行了讨论,设计了两款数字读出电路。采用列级ADC数字读出架构设计了640×512数字焦平面探测器读出电路,读出噪声测试结果为150μV,互连中波探测器测试NETD为13 m K。基于数字像元读出架构设计了384×288数字焦平面探测器读出电路,互连长波探测器测试NETD小于4 m K,动态范围超过90 dB,帧频达到1000 Hz。所设计的两款读出电路有效提升了红外焦平面的灵敏度、动态范围和帧频等性能,表明数字读出电路技术对红外探测器性能的提升具有重要作用。 展开更多
关键词 红外焦平面 数字读出电路 列级ADC 数字像元 低噪声
下载PDF
数字红外焦平面探测器(特邀) 被引量:2
5
作者 姚立斌 陈楠 +4 位作者 胡窦明 王英 毛文彪 钟昇佑 张济清 《红外与激光工程》 EI CSCD 北大核心 2022年第1期90-100,共11页
相比传统的模拟红外焦平面探测器,数字红外焦平面探测器具有很多技术优势,是红外焦平面探测器技术的重要发展方向。首先,介绍了数字红外焦平面探测器国内外的研发现状,从信号处理以及应用的角度分析了模拟红外焦平面探测器与数字红外焦... 相比传统的模拟红外焦平面探测器,数字红外焦平面探测器具有很多技术优势,是红外焦平面探测器技术的重要发展方向。首先,介绍了数字红外焦平面探测器国内外的研发现状,从信号处理以及应用的角度分析了模拟红外焦平面探测器与数字红外焦平面探测器的区别与特点;然后,又详细介绍了列级ADC数字读出集成电路以及数字像元读出集成电路的架构及具体电路模块,分析了数字读出集成电路的各模块电路及与性能的关系,并展望了数字读出集成电路的技术发展趋势。随着红外焦平面探测器向大面阵、小像元及高性能发展,对数字读出集成电路也提出更高的技术要求。通过读出集成电路架构以及模块电路的技术提升,列级ADC数字读出集成电路将普遍应用于大面阵、小像元红外焦平面探测器,而数字像元读出集成电路将普遍应用于长波红外焦平面探测器。 展开更多
关键词 数字红外焦平面探测器 数字读出集成电路 列级ADC数字读出集成电路 数字像元读出集成电路
下载PDF
一种降低寄生电容影响的64×4红外焦平面读出电路
6
作者 唐矩 鲁文高 +2 位作者 陈中建 吉利久 张兴 《红外》 CAS 2007年第8期1-5,共5页
本文提出了一种64×4扫描型红外焦平面读出电路。电路采用0.5μm标准CMOS工艺。工作电压为5V。本设计在列读出级采用了降低寄生电容影响的设计,以降低电路输出相对无寄生电容设计输出值的偏差,提高各通道的一致性。在对具有4级TDI... 本文提出了一种64×4扫描型红外焦平面读出电路。电路采用0.5μm标准CMOS工艺。工作电压为5V。本设计在列读出级采用了降低寄生电容影响的设计,以降低电路输出相对无寄生电容设计输出值的偏差,提高各通道的一致性。在对具有4级TDI、微扫描步长为探测器中心间距1/3的读出电路列暂存级进行的仿真中,相对于改进前的普通电路结构,本文提出的新型电路结构与设计理想值之间的偏差降为原来的10%。 展开更多
关键词 读出电路 寄生电容 列读出级
下载PDF
640×512数字化InGaAs探测器组件 被引量:3
7
作者 钟昇佑 陈楠 +3 位作者 范明国 张济清 朱琴 姚立斌 《红外与激光工程》 EI CSCD 北大核心 2020年第7期61-68,共8页
数字化InGaAs探测器是短波红外探测器技术发展的一个重要方向,它不仅可以提升系统的集成度,还可以提升成像系统的各项技术指标。通过将模拟-数字转换器(ADC)集成到读出电路中实现数字化读出电路是数字化InGaAs探测器的技术核心。文中介... 数字化InGaAs探测器是短波红外探测器技术发展的一个重要方向,它不仅可以提升系统的集成度,还可以提升成像系统的各项技术指标。通过将模拟-数字转换器(ADC)集成到读出电路中实现数字化读出电路是数字化InGaAs探测器的技术核心。文中介绍了640×512数字化读出电路的设计与实现,并与InGaAs探测器通过铟柱进行倒装互联形成了数字化InGaAs探测器组件。通过对探测器组件的测试得到读出噪声为230μV,峰值量子效率为65%,在300 K温度下探测率为1.2×10^12 cmHz1/2/W,在60 Hz帧频下功耗为94 mW。测试结果表明,数字化InGaAs探测器组件具有低读出噪声,高线性度,高传输带宽,高抗干扰性等特点。 展开更多
关键词 INGAAS探测器 数字化读出电路 列级ADC 数字化探测器组件
下载PDF
红外读出电路中低功耗列读出级电路的设计 被引量:1
8
作者 沈玲羽 庞屹林 +3 位作者 范阳 夏晓娟 吉新村 郭宇锋 《固体电子学研究与进展》 CAS CSCD 北大核心 2015年第4期377-382,共6页
提出了一种用于红外读出电路的新型低功耗列读出级结构。该结构在传统主从列读出级电路的基础上,引进电压检测电路,通过检测相邻列中主运放的输出电压,动态地调节从运放工作电流,避免了传统结构中从运放需要始终工作在大电流下(>Imax... 提出了一种用于红外读出电路的新型低功耗列读出级结构。该结构在传统主从列读出级电路的基础上,引进电压检测电路,通过检测相邻列中主运放的输出电压,动态地调节从运放工作电流,避免了传统结构中从运放需要始终工作在大电流下(>Imax)的限制,从而显著地降低了功耗。具体电路采用CSMC DPTM 0.5μm工艺实现,Hspice仿真结果表明,新型主从列读出级中从运放功耗与传统主从列读出级中从运放功耗相比,从运放的平均功耗最大可以节省75%。 展开更多
关键词 列读出级 主从 电压检测 动态调节
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部