数据块前向相容标记码的测试数据压缩方法

提出一种类似于字典索引的编码压缩方法,将与参考数据块相容的测试数据块用"1"标记来压缩测试数据,解压体系结构只需要一个有限状态机和一个与数据块等长的循环扫描移位寄存器.与在Golomb码和FDR码中所需要的与测试向量等长的循环扫描移位寄存器相比,该方法的硬件开销较小.实验结果表明,该方法可以有效地压缩测试数据,且效果优于Golomb码和FDR码.

一种基于分块编码和优化排序的测试数据压缩技术

为了有效地降低数字集成电路测试成本,提出了一种编码压缩方案和测试排序算法。这种压缩方案就是把每一个测试模式分成固定长度的块,并根据相邻测试模式的对应块是否相容和一位相异进行编码。同时采用贪婪的排序算法对编码过程中所有测试模式进行动态排序,寻找一种最佳压缩顺序,以便进一步发挥所提方案的压缩效果。文章最后给出了该方案的解压思想和实验结果,证明了该方案能够提高数据压缩率,降低附加硬件开销,优于已知的其他测试数据压缩方案。

基于优化编码的LFSR重播种测试压缩方案

大规模高密度集成电路测试中存在测试数据量大、测试功耗高等问题.提出了一种先通过编码优化测试集,再使用线性反馈移位寄存器(linear feedback shift register,LFSR)重播种的内建自测试方案.该方案通过自动测试模式生成工具得到被测电路的确定测试集,再压缩为种子集存储在片上ROM中.压缩测试集的过程中,首先以降低测试功耗为目标,用少量确定位编码测试集中的部分测试立方,来增强解码后测试模式相邻位之间的一致性;然后以提高压缩率同时降低LFSR级数为目标,将测试立方编码为确定位含量更少的分段相容码(CBC),最后将以CBC编码的测试立方集压缩为LFSR种子集.实验证明所提出的方案在不影响故障覆盖率的前提下大量降低了测试功耗,并且具有更高的测试数据压缩率.

基于Viterbi的低功耗确定性测试方案

随着集成电路制造技术的不断发展,芯片测试已经成为一个令人关注的热点.针对集成电路测试中存在测试数据量大、测试功耗高等问题,提出一种基于Viterbi的低功耗测试压缩方案.首先利用测试立方的X位做低功耗填充来增强解码后测试模式相邻位之间的一致性;然后以增加测试立方中的X位为目标进行分段相容编码,将填充后的大量确定位重新编码为X位,从而提高Viterbi压缩中种子的编码效率;最后利用Viterbi算法压缩编码后的测试立方集.整体方案以分段相容编码思想为基础,建立了一个协同解决测试压缩和测试功耗问题的测试流程.实验结果表明,文中方案不仅能取得较好的测试数据压缩率,减少测试存储量,而且能够有效地降低测试功耗,平均功耗降低53.3%.

一种混合相容数据块的测试数据压缩方案

针对SOC芯片测试数据快速增长的特点,提出了一种有效的测试数据压缩方案.该方案根据测试数据中存在大量无关位,测试数据存在相容性的特点,采用二进制代码来表示具有相容性的测试数据,对符合条件的测试数据采用一位压缩,提高了编码压缩效率.同时提出了一种基于有限状态机和循环移位寄存器的解压缩算法的实现方案,对ISCAS 89部分标准电路实验结果表明,该方案跟同类方案相比,最高平均差值压缩率为13.32%,具有高压缩率、硬件实现简单等特点.

数据块相容性统计的测试数据压缩方案

通过对测试集的研究发现,与参考数据块相容的数据块数目随着值的增加,其出现的频率急剧下降。基于这个特征,提出了一种利用FDR码变体来编码相容数据块数目的测试数据压缩方案。通过分析可知方案的解压电路结构简单,所需的硬件开销很小,对ISCAS’89基准电路的实验结果表明,该编码方法能有效地压缩测试数据。

一种数据块相关标记码的测试数据压缩方法

提出了一种类似于字典索引的编码压缩方法,该方案将与参考数据块相容、反相容的测试数据块用"0""、1"标记来压缩数据,并用定长的数据来标识与参考数据块相关的数据块个数。通过分析可知方案的解压电路结构简单,所需的硬件开销很小,对ISCAS’89基准电路的实验结果表明,该编码方法能有效地压缩测试数据。

基于响应分块相容的测试数据编码压缩方案

提出一种测试数据压缩方案,利用测试向量与扫描链中响应数据的分块相容来增加被编码测试向量中的无关位,降低了线性反馈移位寄存器(LFSR)编码种子的度数,且不必增加额外的测试向量,最终达到压缩测试数据的目的.该方案的硬件解压结构仅需一个LFSR和简单的控制电路.实验结果表明,与其他压缩方法,如基于部分向量切分的LFSR重新播种方法、混合码方案和FDR码方案等相比,该方案在压缩效率和硬件开销上都有明显优势.

一种基于响应中无关位填充的测试数据压缩方法

提出一种测试数据压缩方案,利用测试向量与扫描链中响应数据的分块相容,进一步增加被编码测试向量中的无关位;降低了线性反馈移位寄存器中编码种子的度数,最终达到压缩测试数据的目的.该方案不增加额外的测试向量,解压电路简单,仅需一个LFSR和简单的控制逻辑.

基于数据相关性的测试数据压缩方法

为了减少测试数据量,提出一种利用数据中大量无关位的特殊相关性进行编码压缩的方法,压缩步骤分两步,先选定参考数据,然后利用相关性将与参考数据兼容的数据块编码为"11",数据互补的数据块编码为"10",弥补了FDR码单一编码的不足。解压结构包括一个与参考数据等长的循环移位寄存器和一个有限状态机,结构简单,与Golomb码和FDR码中需要一个与测试向量等长的循环移位寄存器相比,消耗的硬件资源小。针对ISCAS-89标准电路测试向量集的压缩实验结果表明,该方法可以有效地压缩测试数据,且效果比Golomb码和FDR码更好,硬件开销更小。

一种基于混合相容性的测试数据压缩方法

通过实验统计发现,测试向量中与参考数据块相容的数据块数量越多,其在测试数据中出现的频率就会越小,反之,则出现的概率会越大。根据此规律,本文提出了一种利用FDR码变体来对测试数据进行压缩处理的算法。通过对ISCAS基准电路进行仿真实验,证明该算法比其它编码方式更能提高压缩率。

“北斗二号”B2频段信号直接多普勒频移估计

为了实现卫星信号的快速捕获,考虑到'北斗二号'B2频段采用的AltBOC(15,10)调制方式由两路QPSK组成,每一路QPSK都包含数据通道和与其正交的导频通道两部分,导频通道没有数据调制,因此可以通过对周期数据进行累加提高信号的信噪比来进行检测.为此采用了基于FFT的'频率补偿和同步块累加'的方法直接确定信号的多普勒频移,同时为了减小搜索空间提出了双数据块的方法,在不改变频率敏感性的前提下,使速度加倍.仿真结果表明,虽然双数据块累加造成了一定的幅值损失,当信噪比为-24 dB时,20ms的数据可以有效完成多普勒频移的估计.