基于CPLD的多DSP及FPGA远程加载设计

介绍了一种以CPLD为基础的对多DSP和FPGA芯片实现程序远程更新、加载的设计方法。详细分析了软硬件架构及具体实施方案,对以DSP+FPGA为架构的信号处理模块实现远程更新、加载,有重要的使用价值。

基于DSP+FPGA+CPLD的电力电子设备通用控制器

传统数字信号处理器(Digital Signal Processor,DSP)控制系统在中低压电力电子设备的控制和保护中已有广泛的应用,并取得了良好的控制效果,但对于高压大功率电力电子设备的控制和保护则存在不足。对此,针对高压大功率电力电子设备,设计了一种基于DSP+现场可编程门阵列(Field-Programmable Gate Array,FPGA)+复杂可编程逻辑器件(Complex Programmable Logic Device,CPLD)的通用型控制系统。其中,DSP完成系统核心算法和逻辑控制;FPGA进行系统电压电流的高速采样、快速逻辑运算和多路高频脉宽调制(Pulse Width Modulation, PWM)信号输出,CPLD实现输出PWM信号高速检测和故障闭锁;主控制板与其他信号输入输出板分隔设计扩展控制器适用性。最后通过实验证明了该控制系统设计的可行性。

基于DSP+CPLD+FPGA的运动控制卡的设计

设计了一种ISA总线的运动控制卡,该卡是基于DSP+CPLD+FPGA的4轴运动控制卡,并对该运动控制卡的硬件实现进行了详细描述。

基于DSP和CPLD的FPGA在线配置

介绍Xilinx公司FPGA的几种基本配置模式,在实际图像处理算法评估系统中设计了基于DSP和CPLD的配置电路,完成对系统中FPGA的在线从并行(SelectMAP)配置。减少器件数目,增加硬件系统的灵活性,并详细介绍该配置电路的具体实现过程和实现方法。

基于DSP28335的FPGA软件在线升级方法

在DSP+FPGA架构的嵌入式系统中,一些产品不具备拆卸外壳通过JTAG接口进行软件升级的条件。针对这一问题,提出了一种基于TMS320F28335的FPGA软件在线升级方法。该方法通过上位机将FPGA代码发送给TMS320F28335,TMS320F28335通过GPIO模拟JTAG时序,完成对配置PROM芯片的擦除、编程和校验操作,重新上电后FPGA从配置PROM加载新程序。在理论分析的基础上,给出了所提方法的硬件原理图和软件实现流程。大量实验结果表明,该方法具有较好的可行性、稳定性和可靠性,可以实现DSP+FPGA架构下不拆产品就可升级FPGA软件的目的。

基于DSP和CPLD的智能相机系统设计与研制

嵌入式实时图像处理技术是目前结合图像处理、模式识别、传感器以及微电子等多学科门类的一门前沿技术。在电子技术迅猛发展的推动下,嵌入式实时图像处理也成为可能。在目前的电子技术条件下,作者结合DSP技术、CPLD/FPGA技术,以及图像处理技术、传感器技术等,开发设计出一种实用的嵌入式实时图像处理系统——工业用智能相机,实现了产品质量的自动检测和分类。

基于DSP+FPGA的高速通用实时信号处理平台设计

为了数据采集处理设备小型化、智能化和一体化,完成大量数据的采集和实时处理,并通过特殊算法完成复杂运算的目的,本文构建了一种基于DSP+FPGA的信号处理平台。该平台采用FPGA来实现FFT运算,利用DSP来完成频域信号的分析和处理以及与上位机的通信,应用CPLD来完成整个系统时序控制。该平台主要特点是硬件电路器件具有实时快速的执行速度,并使用了低功耗、低成本的DSP芯片。

基于DSP的FPGA动态配置技术

随着嵌入式系统设计的复杂化和功能的多样化,如何实现基于FPGA结构的系统动态配置十分重要。本文介绍了FPGA配置过程、配置模式、配置数据流格式等问题,同时介绍通过DSP实现对FPGA的动态配置的设计与接口电路实现。

基于FPGA/DSP的数字芯片测试仪

提出了采用FPGA为核心器件设计数字芯片测试仪的设计思想,主要阐述了FPGA与DSP和数字芯片测试板之间的对地址/命令信号的译码和数据传输的实现。主要是通过DSP芯片对PC机测试命令的译码,并发送到FPGA芯片产生控制信号来控制数字芯片的测试,测试结果通过FPGA的现场采集发送到DSP芯片,再传送到上位PC机进行故障诊断。同时也介绍了采用单片机对FPGA进行配置,防止配置文件掉电丢失。测试表明:该系统具有很好的完整性,可靠性,准确性。

基于DSP和FPGA的座舱图形显示系统关键技术研究

本文针对飞机座舱图形显示的特点 ,在硬件上利用DSP和FPGA实现了基于动态可重构技术的图形显示系统设计方案 .通过对实际系统的研究 ,本文还提出了一种新型的并行流水线帧存体系结构 ,它能够更有效地高速传输图形数据 .这样整个方案能有效地提高图形生成和显示速度 。

基于DSP和FPGA的数据通信实现方案

在诸如无线视频传输等许多的系统设计中,越来越多的使用到了ARM+FPGA或DSP+FPGA的方案,由ARM或DSP做控制,而FPGA做复杂的算法处理,这样的分工可以使二者各尽其能,达到整个系统的性能最优值。但如何协调控制器和FPGA,特别是如何进行两者之间的数据通信却是需要解决的问题。本文以BF537系列DSP为例,介绍一种方法,使得BF537能够动态的配置FPGA,并能够正确简单的与FPGA进行数据通信。经过实践证明该方法行之有效,并具有一定的通用性和灵活性。

基于DSP的FPGA配置方法研究与实现

在数字电路中,FPGA+DSP的系统结构应用日益广泛。为了减小此种结构的体积和降低成本,对FPGA采用了被动并行的配置方式。上电后,DSP首先完成自身程序的加载,之后充当配置FPGA的主处理器,从FLASH芯片中读取FPGA程序,按照配置时序完成FPGA的程序加载。在硬件设计上,创新性地采用了DSP,FPGA,FLASH共用数据总线的方式,当DSP从FLASH芯片中读取FPGA程序时,FPGA可以直接抓取出现在总线上数据来完成加载。实践证明,此种配置方法结构简洁,工作稳定,在一定程度上实现了小型化和低成本。

基于Max Ⅱ CPLD和Flash实现FPGA的多重配置

随着FPGA芯片密度的增加,需要更大容量的配置芯片也在增长。首先讨论了FPGA的几种配置方式,然后给出了一种通过CPLD和通用Flash存储器实现FPGA的配置的方案,最后给出了系统设计方案、硬件电路图和软件流程。

利用CPLD实现多片FPGA的配置

随着通信系统的复杂化和功能的多样化,程序设计越来越复杂,根据软件无线电思想,在要求不断电重新加载程序的情况下,很多系统需要在不同的时刻实现不同的功能,原始单一的FPGA存储器配置方式已经不能满足系统要求。为了节省资源,缩短编译时间,应用CPLD实现多片FPGA配置显得尤其重要,同时采用简便的配置方式可以节约硬件资源,加快程序的编译调试,更利于实现系统的小型化、集成化,方便调试和简化应用,满足软件无线电技术的要求。

基于GoAhead与JTAG的FPGA/CPLD/PROM远程配置方法

提出了一种基于GoAhead嵌入式web服务器和JTAG总线的FPGA/CPLD/PROM器件远程配置方法。设计使用GoAhead嵌入式服务器接收来自以太网的XSVF文件,再由CPU解析并通过JTAG协议对FPGA/CPLD/PROM进行配置文件更新,技术人员可以通过局域网中的任意PC机对目标设备进行远程操作,避免了繁琐而不安全的设备开箱。本方法占用系统硬件资源极少,效果稳定可靠,可作为各类通信设备中FPGA/CPLD/PROM器件的ISP方案,也可方便的用在旧设备的升级改造中。

CPLD和FPGA编程与配置的实现

介绍了CPLD和FPGA的编程和配置方式,并结合具体的器件给出了若干实例。

CPLD在DSP处理模板中的应用

随着可编程逻辑器件门数的增加,用大规模的CPLD/FPGA器件取代小规模的可编程逻辑器件已成为可能,不仅可以节省PCB板宝贵的空间,而且还可以极大的提升整个模板的可靠性。本文介绍了以EDA技术为基础,以VHDL硬件描述语言为方法,用ALTERA公司的CPLD器件来实现DSP处理模板中的VME总线接口芯片组与SHARC-ADSP21062处理器之间的控制电路。

基于DSP+CPLD的伺服控制器设计

采用基于DSP和CPLD相结合,开发设计伺服控制器。以DSP为核心处理器,同时将逻辑控制功能和接口电路集成在CPLD中,提高了运动控制器的性能和稳定性。为了满足伺服系统的非线性结构,采用了一种变结构的PID控制算法,有效提高了控制的精度,并能满足伺服控制中的实时性要求。

基于单片机的CPLD/FPGA被动串行下载配置的实现

介绍采用 AT89S2 0 5 1单片机配合串行 E2 PROM存储器 ,实现 CPL D/ FPGA器件的被动串行模式的下载配置 。

基于DSP的CPLD多方案现场可编程配置设计

结合继电保护测试装置的研制体会,介绍了基于DSP的CPLD多方案现场可编程配置方法,给出了硬件的配置连接、CPLD配置数据的获取与存储方法,同时给出了CPLD在DSP控制下的被动串行配置过程。本设计方法无需专用配置PROM,而是由DSP提供配置方案给CPLD来实现同一硬件对不同类型信号的检测与控制。