级联COSINE滤波器在抽取滤波中的研究

为了解决高速抽取滤波器系统中传统CIC滤波器旁瓣抑制不够的问题,通过对级联COSINE抽取滤波器和传统CIC抽取滤波器的原理推导进行对比,分析出级联COSINE滤波器在幅频特性上同CIC滤波器具有很大相似之处,且在满足高速抽取滤波器的情况下,同时具备很好的低通特性和硬件实现性。通过MATLAB仿真实验得到,级联COSINE滤波器在进行32倍整数抽取时,第一旁瓣衰减约是传统CIC滤波器的2倍,进而说明相对于传统CIC滤波器,级联COSINE滤波器具有更好的旁瓣抑制性能。

一种改进的CIC抽取滤波器设计

针对软件无线电系统中CIC抽取滤波器的应用需要,提出一种改进CIC抽取滤波器的设计方法。该方法通过引入COSINE滤波器和采用非递归并行结构,有效的解决了传统滤波器在旁瓣抑制性能和增益方面的不足,提高了滤波器的旁瓣抑制比,输出噪声较小。改进的CIC抽取滤波器不需要乘法器,所以硬件实现简单,稳定性高。最后通过仿真证明了该方法的有效性。

基于GSM射频拉远系统的CIC滤波器的设计

首先分析了传统CIC滤波器的频谱特性,它的通带衰减和镜像混叠不能满足GSM射频拉远系统的要求.接着运用内插二阶多项式补偿技术改善了传统CIC滤波器的频率响应,它在提高通带性能的同时也减小了阻带衰减,因此补偿后的滤波器仍然存在问题.为此,笔者提出了一种在补偿滤波器前级联Cosine滤波器的改进方法,通过比较三者的幅频特性,这种改进方法不仅解决了通带滚降过大的问题,也加大了阻带的衰减,同时使过于平坦的过渡带得到了较好程度的锐化,基本满足了GSM射频拉远系统的要求.

改进型CIC抽取滤波器设计与FPGA实现

为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点,给出一种改进型CIC滤波器。该滤波器在采用COSINE滤波器提高阻带特性的基础上,级联了一个SINE滤波器,补偿了其通带衰减。硬件实现时,采用新的多相分解方法结合非递归结构,不仅大大减少了存储单元数量,还使电路结构更加规则。经仿真和FPGA验证,改进型CIC滤波器使用较少硬件,实现了阻带衰减100.3 dB,通带衰减仅为0.0001 dB。