一种针对AES密码芯片的相关功耗分析方法

针对经典相关功耗分析过程中存在噪声等因素的影响,基于汉明重量与功耗轨迹之间存在线性相关的特性,提出一种针对AES密码芯片的相关功耗分析方法。根据密码算法S盒输出中间值汉明重量分布不均匀的特性,利用区分比将正确密钥与错误密钥进行筛选,得到与功耗轨迹相关性较强的一组明文。在密钥恢复阶段,通过观察这组明文输入找到前2个S盒的泄漏点后,利用分别猜测法逐一找出剩余14个S盒的泄漏区间,而无需遍历所有功耗轨迹即可捕获剩余字节的密钥信息。AT89S52芯片实验分析表明,采用此方法仅需9条明文和对应功耗轨迹即可以90%的成功率正确恢复出AES的单个字节密钥信息,计算复杂度仅为经典相关功耗分析的4.1%,显著提升了相关功耗分析的效率。

高性能密码服务器的并行数据处理

随着大型电子商务和电子政务系统中客户数量的增多,主机端密码系统的性能成为提供安全服务的限制因素。提出了一种基于可编程密码模块的密码服务器体系结构。通过在模块中使用密码算法代理抽象密码芯片运算资源,管理机可以调度系统计算资源支持多模块内多密码芯片间的并行密码运算。在IBMService345和SJW系列PCI密码卡上,设计实现了基于算法代理间并行运算的高性能密码服务器。测试结果显示:用20个SSX04模幂运算芯片间并行签名(1024 bitRSA)速率达到1100次/s;用10个对称密码算法芯片并行加密(ECB模式),系统吞吐率达到312.6Mbps。

基于小波变换去噪的相关功耗分析攻击研究与实现

为了提高功耗分析攻击效率,减少噪声影响,研究了小波变换去噪对功耗攻击的影响以及相关功耗分析(CPA)攻击的相关系数与攻击效果的关系,提出使用平移不变量小波法与小波模极大值法对功耗曲线进行去噪预处理。该方法使用卡尔曼滤波法、小波模极大值法与平移不变量小波法对功耗曲线进行去噪预处理,再对原始数据及去噪后数据分别进行CPA。实验结果显示,与原始数据相比,使用平移不变量小波法改进的CPA相关系数比仅使用CPA提高了165%,比卡尔曼滤波法提高了31.4%,比小波模极大值法提高了26.4%,同时攻击成功所需功耗曲线减少了92%。实验结果表明使用平移不变量小波法改进的相关功耗分析攻击效果最好。

高性能密码服务系统体系结构设计

随着大型电子商务和电子政务系统中客户数量的增多,主机端密码系统的性能成为提供安全服务限制因素,针对该问题提出了一种基于高性能、可编程密码模块硬件的密码服务系统体系结构。通过设计统一设备API(ApplicationProgramInterface)接口和在模块内的芯片之间实现并行密码运算,该方法可以实现系统密码运算的高性能。该系统已在IBMServices345服务器和密码模块硬件上实现。通过对1024位RSA签名性能与并行密码模块数目间的关系进行测试分析,结果显示,基于该体系结构实现的密码服务系统是高性能的和可扩展的。

公开密钥算法芯片的设计与实现

以RSA算法为例,探讨公钥密码处理芯片的设计与优化。首先提出公钥密码芯片实现中的核心问题,即大整数模幂运算算法和大整数模乘运算算法的实现;然后针对RSA算法,提出Montgomery模乘算法的CIOS方法的一种新的快速硬件并行实现方法,其中采用加法与乘法并行运算以及多级流水线技术以提高性能,较大地减少乘法运算时间,显著提高模乘器的运算性能。

密码服务器系统安全体系结构分析与研究

针对大型密码服务系统性能扩充和功能扩展的应用需求,从易用性、安全性、可扩展性方面分析了CDSA、CCA、Cryptoki和Cryptlib等密码安全体系结构及其安全API的特点.设计了密码集群系统的安全体系结构与安全API接口.对原型系统进行了实验和测试.使用20块SSX04芯片并行签名,可以实现1100次/s的系统总体签名（1024bits）速度.使用10块对称算法芯片并行加密（ECB模式）,可以实现312.6 Mbps的对称加密速度.表明该体系结构具有较好的扩展性.

密码芯片安全扫描方法

在密码芯片中,为提高可测性引入的基于扫描的可测性设计会导致安全性的下降。文章提出了一种针对一类椭圆曲线密码的硬件实现的攻击方法,进而提出一种简单有效的密码芯片的安全扫描方法,使得在保持高测试覆盖率的同时,并不降低芯片的安全性。该方法通过对芯片工作模式的控制,采用屏蔽扫描使能信号的方式,使得在芯片中存在安全信息的情况下扫描功能失效,解决了由于扫描链的设计所引入的安全信息泄露的问题。

基于SafeXcel-1141的网络密码机的设计

针对信息安全问题,提出了一种网络密码机系统。以高性能的硬件加密芯片SafeXcel-1141和PowerPC 405EP嵌入式CPU为核心,实现了一种新的硬件加密的系统。介绍了网络密码机的软、硬件的设计,并着重讲述了如何在软件系统中整合硬件加密资源,实践证明性能上有了很大的提高。

基于PIC单片机的防伪包装技术

文中提出将PIC单片机技术和密码学原理应用到防伪包装领域;介绍一种可控密码防伪包装技术的结构特点、作用原理及实际防伪效果。

用于密码芯片的前馈异或安全扫描结构

扫描结构在给密码芯片增加可测性的同时也可能被不当使用为旁路攻击路径,使密码芯片的密钥信息泄露.为解决这个问题,提出一种前馈异或安全扫描结构.首先将异或安全扫描寄存器引入扫描结构中,该结构对测试图形进行输入?输出线性变换,实现对测试图形的硬件加密;然后分析了该结构的安全性并给出其测试图形生成算法.实验结果表明,文中提出的安全扫描结构能抗击基于扫描结构的旁路攻击和复位攻击,并保留了传统扫描结构的高测试覆盖率.

能量分析及其防护技术研究

为进一步提高密码芯片的安全性,密码芯片必须防止简单能量分析和差分能量分析的攻击。对差分能量分析的3种技术进行了介绍,并对其性能进行了比较。为了防护能量分析,分别对软件和硬件级的防护措施进行了研究,但是没有一种方法可以完全防止这种攻击。更有效的能量分析防护手段是将软件和硬件措施相结合,给出了下一步的研究方向。

一种抵御侵入式分析的密码芯片存储总线

为了抵御针对密码芯片的侵入式物理分析,设计了一种片上存储安全总线.采用基于混沌映射的地址扰乱电路对存储地址进行位置置乱;同时采用存储单元加密电路对单位数据进行加密,且置乱和加密都受到密钥控制.如此,芯片内嵌存储器(如RAM、ROM、EEPROM、FLASH等)所存储的信息即便被攻击者获取也无法解读,置乱与加密的乘积效果能够有效降低了攻击者获得明文信息的概率.

近红外激光故障注入系统在密码芯片攻击中的应用

首先概括了当前流行的密码芯片攻击方法及优缺点,然后介绍了近红外激光故障注入系统,并详细描述了近红外激光故障注入理论、系统组成、工作原理,及实验设备与参数。以DES(data encryption standard)算法为例,通过数学推导,采用DFA(differential fault analysis)方法恢复密钥。最后,根据实验室搭建的近红外激光故障注入系统对芯片背面进行了故障攻击实验,在无任何防御措施下获取了DES算法密钥。通过实验,以及结合对有关防御方法的深入分析,展示了近红外激光故障注入攻击对密码芯片的具大威胁。

密码芯片中二元扩域Eta双线性对安全算法

为了在密码芯片中安全快速地实现二元扩域Eta双线性对,提出了基于平方方法的抗功耗攻击实现算法。分别研究了基于平方方法的密钥盲化和明文盲化方案,给出了具体的基于平方方法的抗功耗攻击算法的实现细节。在典型有限域下,基于平方方法的抗功耗攻击算法的实现效率比基于平方根方法提升10%以上,并且不需要存储任何预计算变量。另外,讨论了将目前用于三元扩域的Loop Unrolling方法的思想应用到所提算法后,进一步将运算效率提升了约3%。效率的提升和存储量的优化使得算法更适用于安全密码芯片。

基于LBlock算法的密码SoC安全存储总线设计

密码片上系统(SoC)的数据访存通路是侵入式探针分析的重要目标,为抵御侵入式分析,利用LBlock算法设计一种SoC存储加密总线。将LBlock算法硬件结构每4轮展开为1个时钟周期,使32轮加解密时序压缩到8个时钟周期,同时将数据存储器一般采用的32位总线缓冲至64位,以配合LBlock算法的分组操作。FPGA验证结果表明,该设计方案使得芯片内嵌数据存储器(如RAM、Flash等)的总线即使被探针攻击获取也无法解读,应用64位数据块进行8个时钟周期加密的访存吞吐率达到533 kb/s,且避免了32位分组加密穷举攻击,实现代价低。

基于软件实现的安全芯片对称算法防护方法研究

安全芯片是实现应用系统安全防护的核心部件,其安全性受到侧信道攻击及故障注入攻击的威胁。传统的防护方式是在安全芯片的硬件部分增加防护措施。这种方式灵活性较低,其可行性受硬件环境制约,在某些实际应用场景中无法实施。为了解决这类问题,本文提出了一种基于软件实现的侧信道及故障攻击防护方法。与硬件实现的防护方法相比,该方法具备更好的灵活性和更广泛的适用性。

基于故障注入的硬件木马设计与差分分析

基于差分故障分析原理,提出一种实现密码芯片密钥泄漏的新型硬件木马设计.利用随机状态值实现激活电路,利用单个异或门(XOR)实现故障注入,构建基于故障信息的差分分析模型.以数据加密标准(data encryption standard,DES)密码算法为攻击目标,以SASEBO旁路攻击标准评估板作为硬件实现平台,设计并实现了极小化的泄漏型硬件木马电路,其逻辑测试空间超过2117,且仅需5个寄存器和8个LUT.采用差分分析方法,对两组故障信息进行分析,经过171.68s成功破解密钥.

面向PCI密码卡的一种高效处理模型

PCI密码卡作为信息安全领域的基础设施,应用领域不断延伸。文中在PCI密码卡性能要求越来越高的背景下设计出一种比较通用的处理模型,可简单高效地实现对等密码芯片(核)叠加,最终达到PCI密码卡理想的密码性能目标要求。分析了该模型是如何保证软硬件高效协同工作,如何最大限度发挥每个密码芯片执行效率。