基于Amdahl定律的异构多核密码处理器能效模型研究

边缘计算安全的资源受限特征及各种新型密码技术的应用,对多核密码处理器的高能效、异构性提出需求,但当前尚缺乏相关的异构多核能效模型研究.本文基于扩展Amdahl定律,引入密码串并特征、异构多核结构、数据准备时间、动态电压频率调节等因素,将核划分空闲、活跃状态,建立异构多核密码处理器的能效模型.MATLAB仿真结果表明,数据准备时间占比小于10%时,对能效的负面影响大幅下降;固定电压,频率缩放会影响能效值大小;处理器核空闲/活跃能耗比例越小,能效值越大.架构上,固定异构核,同构核数量与密码任务最大并行度相等时能效值最大,最佳异构核数可由模型变化参数仿真得到;多任务调度执行上,流水与并发执行有利于能效值的进一步提升.多核密码处理器芯片板级测试结果表明,仿真结果与实测数据相关系数接近1,芯片实测的数据准备时间、电压频率缩放等因素的影响与仿真分析基本一致,验证了所提能效模型的有效性.该文重点从影响能效变化趋势因素上,为多核密码处理器异构、高能效设计提供一定的理论分析基础与建议.

基于Amdahl定律的多核密码处理器性能模型研究

该文构建面向密码应用的多核处理器性能模型,对多核密码处理器设计提供理论支持和有效建议。通过引入密码并行处理特征、数据传输时间、同步时间等因素,建立基于Amdahl定律扩展的多核密码处理器性能模型,基于提出的性能模型,对多核密码处理器设计空间进行搜索。模拟分析表明,影响多核密码处理器性能的关键因素是密码应用的可开发并行度、并行部分所占比例以及运算过程的通信次数。

高速、可配置RSA密码协处理器的VLSI设计

通过算法级分析和对比RSA原始算法以及改进型模幂模乘算法,提出了一种双重流水线结构的RSA密码协处理器体系结构,该结构具备高速、可配置性能·基于该体系结构,可以根据不同的用户需求,方便地设计出支持各种速度和密钥长度的RSA密码处理器·该体系结构尤其适用于设计高速、高位宽RSA密码芯片;同时其可配置性能也可以满足低速、高位数、高安全性RSA系统的市场需求·另外,基于该体系结构设计的RSA加密IP,非常适合SoC的芯片设计·最后,基于该体系结构设计了一款高速1024b RSA密码加密芯片,采用0·18μm标准单元库设计,实现结果显示,芯片在150MHz时钟频率下能完成每秒5000次1024b RSA加密运算,是国内同类产品中速度最快的·

高速双有限域加密协处理器设计

文章提出了一种能够同时在有限域GF(P)和GF(2m)中高速实现椭圆曲线密码算法(ECC)的协处理器。该协处理器能够高速完成椭圆曲线密码算法中各种基本的运算。通过调用这些基本的模运算指令,可以实现各种ECC上的加密算法。该协处理器支持512位以下任意长度的模运算。协处理器工作速度很快,整个协处理器综合采用了多种加速结构和算法并采用了流水线结构设计。根据物理综合的结果,协处理器可以工作在300MHz的频率,运算时间比此前的一些同类芯片快4到10倍左右。

面向众核密码处理器的高效负载均衡技术

工作负载分配不均是制约众核密码平台资源利用率提高的重要因素,动态负载分配可提高平台资源利用率,但具有一定开销;所以更高的负载均衡频率并不一定带来更高的负载均衡增益。因此,该文建立了关于负载均衡增益率与负载均衡频率的数学模型。基于模型,提出一种面向众核密码平台的无冲突负载均衡策略和一种基于硬件作业队列的"可扩展-可移植"负载均衡引擎——"簇间微网络-簇内环阵列"。实验证明:在性能、延时功耗积、资源利用率和负载均衡度方面,该文设计的负载均衡引擎与基于"作业窃取"的软件技术相比平均优化约4.06倍、7.17倍、23.01%和2.15倍;与基于"作业窃取"的硬件技术相比约优化1.75倍、2.45倍、10.2%、和1.41倍;与理想硬件技术相比,密码算法吞吐率平均只降低了约5.67%(最低3%)。实验结果表明该文技术具有良好的可扩展性和可移植性。

密码多核处理器互联结构研究与设计

为了提高多任务密码算法硬件实现的高效性,对密码算法的多核处理特征及多核互连结构设计基本定律——Amdahl定律进行了研究,提出了密码多核处理器的结构模型,并针对影响多核系统处理性能的参数进行了模拟及分析。基于分析结果,对通用多核处理器中常用的2D-Mesh互联结构进行了优化设计,并给出了优化方案的硬件实现。最后基于VCS仿真平台对设计方案进行了仿真验证。验证结果表明,相比于传统2D-Mesh结构,本方案具有较低的核间信息传递延迟,证明了改进方案的合理性。

指令级密码处理器软件功耗建模与仿真

为了分析密码处理器软件的功耗,提高软件的抗能量攻击能力,提出了基于指令的处理器功耗建模仿真方法;详细阐述了模型建立、指令功耗求解算法以及指令功耗采集平台建立方法;在此基础上对一款密码专用处理器的AES加密算法软件功耗进行了仿真,对仿真结果和实际测量结果进行了比较分析,结果表明这种处理器功耗建模方法是有效的。

基于网络处理器的防火墙集成虚拟专用网模块

随着通信网络的发展,网络安全需求也趋于多样化,能够防御来自多技术层面安全威胁的网络设备显得越来越重要。集成了虚拟专用网(virtual private network,VPN)的网络防火墙是一种灵活、高效、可以实现多方位防御的网络安全设备。通过对Intel IXP2850网络处理器和它加/解密单元结构、功能、优点的分析,给出以该加/解密单元为解决方案的网络防火墙集成VPN模块的设计。

应用于安全处理器的RSA/SHA复用加密单元设计

提出了一种加速RSA和SHA算法的复用硬件架构设计方法,通过在RISC处理器中集成一种RSA/SHA复用加密单元来取得高效的密码运算能力.以一种使用该加密单元的安全处理器来验证该方案的有效性,结果表明密钥长度为1 024位的RSA算法执行时间为190 ms,SHA-1的吞吐率达到64 Mb/s.本方案采用SMIC0.18μm标准CMOS工艺进行了逻辑综合,RSA/SHA复用加密单元的最高时钟频率可达到196 MHz,核心电路面积约为2600个等效与非门.

面向PCI密码卡的一种高效处理模型

PCI密码卡作为信息安全领域的基础设施,应用领域不断延伸。文中在PCI密码卡性能要求越来越高的背景下设计出一种比较通用的处理模型,可简单高效地实现对等密码芯片(核)叠加,最终达到PCI密码卡理想的密码性能目标要求。分析了该模型是如何保证软硬件高效协同工作,如何最大限度发挥每个密码芯片执行效率。