一种RS-485总线发送器的设计

采用CMOS 0.5μm 40Vds/5Vgs工艺设计了一种RS-485总线发送器。通过设计新颖的输出上拉、下拉驱动结构来满足总线标准,设计摆率限制结构来减小实际应用中容易出现的EMI以及终端反射现象,设计过压、过流、过温保护结构能有效保护芯片在应用时不被烧坏。仿真结果表明,电路能够满足485总线标准要求。

用于测试CMOS输出驱动器电流变化率的新电路

提出了一种新的用于测试 CMOS输出驱动器电流变化率的电路结构 .它把片上电感引入到测试系统中作为对实际封装寄生电感的等效 ,从而排除了测试时复杂的芯片 -封装界面的影响 .这种电路结构不仅可以用于实际测算输出驱动器的性能指标 ,还可以用于研究 VL SI电路中的同步开关噪声问题 .该设计方法在新加坡特许半导体公司的 0 .6μm CMOS工艺线上进行了流片验证 .测试结果表明 ,这一测试结构能有效地表征 CMOS输出驱动器的电流变化率的性能指标和 VL

一种具有恒定转换速率的低压输出电路

设计了一种低压输出电路,其输出波形的转化速率(Slew Rate,SR)对工艺、电压、温度(Process,Voltage,Temperature,PVT)和负载的变化不敏感。由于N型金属-氧化物-半导体(N-Metal-Oxide-Semiconductor,NMOS)具有高速和低导通电阻的优点,输出缓冲器被设计成双NMOS管串联结构。为了得到对PVT和负载不敏感的SR,在预驱动电路和输出缓冲器间引入了反馈电容。Hspice的仿真结果显示,当输入信号频率为5 MHz时,负载电容从20 p F变化到80 p F,输出的上升时间和下降时间仅仅变化了0.6 ns和1.3 ns,与传统电路相比性能提高了257.6%。不同的PVT下,输出的上升时间和下降时间变化了1.2 ns和2.8 ns,与传统电路相比性能提高了62.4%。