基于FPGA的AES算法硬件实现优化及IP核应用

根据AES算法的特点,从3方面对算法硬件实现进行改进:列混合部分使用查找表代替矩阵变换,降低算法实现的运算复杂度,采用流水线结构优化关键路径-密钥拓展,提升加密速度,利用FPGA定制RAM(BRAM)预存查找表进一步提升加密速度。优化后的AES算法在Virtex-6xc6vlx240T(速度等级-3)FPGA上实现,结果发现,AES算法共占用1 139个Slice,最大频率达到443.99 MHz,通量达到56.83 Gbit/s,效率达到49.89(Mbit/s)/Slice;然后,对AES算法进行接口逻辑声明,将优化后AES算法封装成自定制IP核;最后,采用基于NIOS II的SOPC技术,构建了一个嵌入式AES算法加密系统,实现了数据通信中的高速加密。

MPMC高速存储器接口IP核设计

为实现用户逻辑与片外存储器间的高速通信,设计一种基于MPMC的高速总线接口IP核.通过对读写数据缓存、地址判断以及NPI传输模式的动态选择,进而实现任意地址、任意长度的突发数据传输,并支持传输等待,最终扩展了MPMC IP核的功能,提高了对片外存储器的访问速率.实验表明,所设计的接口IP核数据吞吐率最高可达742.6 MB/s.

基于Avalon总线TLC5628自定义IP核的开发

简要介绍SoPC及Avalon总线,详细阐述基于Avalon总线TLC5628自定义IP核的开发流程。在软硬件设计通过测试后利用SoPC Builder提供的"元件编辑器"进行TLC5628自定义IP核的封装和发布。TLC5628自定义IP核的开发及发布对其他用户在使用TLC5628进行项目开发时能明显缩短研发周期、降低工作强度。此外,对开发较复杂的IP核具有一定的借鉴作用。

基于模型设计的自动定制IP策略

为了克服传统手工定制IP的开发瓶颈,加快IP的设计与确认的进程.引入了基于模型的自动定制用户IP的新思想,给出了自动生成IP的完整工具链.即在System Generator可视化开发平台上,给出进行算法模型的功能验证、自动HDL代码的RTL级验证、定制IP前的硬件协同仿真,用户IP的自动生成及定制IP后的硬件测试等的方法.并以Fibonacci数列的IP定制为例,介绍了其IP的定制及软硬件验证与测试过程.

基于FPGA的SOPC自定义IP核的设计

基于FPGA的SOPC设计技术是当前电子设计领域的最前沿技术之一,自定义IP核是SOPC系统灵活性的重要体现,是SOPC系统设计的重中之重。本文以ALtera公司Cyclone系列的EP1C6Q240C8为例详细阐述用户自定义IP核设计方法及其使用SOPC Builder开发的流程,并在此基础上开发出七段数码管(LED)的自定义IP核。在Quartus II8.0环境下,用Verilog实现LED的硬件设计;在NiosⅡIDE环境下,基于C语言开发LED的软件应用程序接口(API)函数来访问和控制硬件。

基于NanEye 2D微型图像传感器的数据采集IP核设计

为解决NanEye 2D微型图像传感器的异步通信模式和自身串行输出时钟存在的±20%抖动带来的数据采集过程中误码的问题,本文针对NanEye 2D微型图像传感器设计并实现了一个定制的FPGA数据采集IP核。该IP核通过调用FPGA内部的双边沿采样模块和使用自适应的脉宽阈值动态调节方法,实现了对摄像头图像信号的过采样和获取。经测试,IP核获取到的图像数据在上位机上经Bayer解码算法处理后可以获得与实物相近的图像。结果表明该IP核可以正确稳定地采集摄像头的图像数据。本设计较好地解决了NanEye 2D图像传感器的数据采集过程中误码的问题,为进一步开发基于NanEye 2D的医疗应用奠定了一定基础。

Avalon总线的音频编解码控制器IP核设计

介绍了基于Avalon总线的WM8731音频编解码控制器IP核的设计,包括音频数据访问接口模块和Avalon-MM接口模块等,并利用SOPC技术将其封装成可重用的IP核。自定义IP核的使用,有效降低了该芯片的开发难度,同时也使系统易于扩展和升级,具有较高的灵活性。在Quartus Ⅱ和ModelSim下使用VHDL语言完成了控制器的设计、仿真以及Nios Ⅱ系统的构建,并通过SignalTap Ⅱ逻辑分析仪进行了硬件测试。仿真和测试结果表明,该控制器满足WM8731各项时序要求。

自定制Nios处理器的FFT算法指令

本文深入研究了Nios自定制指令的软硬件接口,基于Altera的IP核FFTV2.2.0实现了变换长度为1024点的高速复数FFT算法,提出了一种在Nios嵌入式系统中定制用户FFT算法指令的方法。研究表明,将FFT算法加入到Nios嵌入式处理器指令集中,可以帮助系统完成复杂的数据处理任务,增强Nios系统的实时处理能力。

基于Avalon总线的XML解析器设计

嵌入式系统和Web Service技术的融合是嵌入式系统发展的一个新方向。由于嵌入式系统本身运算能力和资源的限制,XML解析成为嵌入式系统快速处理SOAP消息进而更好地支持Web Service技术的瓶颈之一。在VTD-XML解析模型的基础上,设计了一个基于Avalon总线的IP核来分担XML解析的一部分任务,减轻嵌入式系统的运算负荷和片内资源消耗,从而提高嵌入式系统的XML解析性能。

基于Linux和FPGA的嵌入式千兆网数据传输实现

把现场采集的海量数据可靠地传到远程的服务器上是论文的任务。在Xilinx FPGA上用PowerPC硬核、内存控制器和千兆网IP核构建SOPC系统。在PowerPC405上移植嵌入式Linux操作系统,实现了嵌入式千兆网数据传输。通过编程测试得出网络传输性能和数据包大小的关系。此外,设计了用户自定义接口逻辑IP核,以便能和采集模块高速通信并缓存。该系统的优点是体积小、数据带宽高、可靠,结果表明符合项目的要求。

SOPC设计中用户自定义逻辑

SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案。简要介绍SOPC设计架构后,通过一个实例,详细介绍了SOPC设计中用户自定义逻辑的实现方法。