基于Cyclone Ⅲ的CCK调制、解调全新电路研究与实现

研究了用于IEEE802.11b无线局域网中的一种高效调制方式——CCK调制方式,提出一种全新的、用FPGA实现的CCK调制、解调方法,这种全新的方法简化了计算过程,减少了计算工作量。运用Verilog HDL语言在最新的Cy-cloneⅢ器件(EP3C25F324C8NES)上完成了最新电路的实现。该方案用FPGA可实现节省硬件资源,提高CCK调制、解调的速度,实现CCK调制、解调的全数字化SOPC设计。

Cyclone Ⅲ系列FPGA器件的硬件设计

介绍了Cyclone Ⅲ系列FPGA的器件选择、配置方式、引脚复用处理及安全加密等情况,并给出了具体设计方法。

基于CycloneⅢ构成的分布式FIR滤波器设计与实现

介绍了FIR(有限冲击响应)数字滤波器的原理、结构和设计方法,运用Verilog HDL语言,在CycloneⅢ芯片(EP3C25F324C8NES)上,实现16阶分布式算法的FIR数字滤波器电路的设计。分布式算法FIR数字滤波器是基于ROM查找表,能够极大地减少硬件电路规模,实现流水线处理,提高电路的执行速度。16阶分布式算法的FIR数字滤波器所占CycloneⅢ芯片的资源小于1%,这给在同一块CycloneⅢ芯片上,实现滤波器与其它FPGA设计的综合提供了宽广的发展空间。

基于CycloneⅢ构成的RS编码系统

本文采用Altera公司的FPGA器件Cyclone Ⅲ系列EP3C10作为核心器件构成了R-S(255,223)编码系统;利用Quartus Ⅱ 9.0作为硬件仿真平台,用硬件描述语言Verilog_HDL实现编程,并且通过JTAG接口与EP3C10连接。R-S(Reed-Solomon)码是一类纠错能力很强的特殊的非二进制BCH码,能应对随机性和突发性错误,广泛应用于各种通信系统中和保密系统中。R-S(255,223)码能够检测32字节长度和纠错16字节长度的连续数据错误信息。

物联网框中软件架构稳定性测试系统设计

针对传统的稳定性测试系统一直存在测试不准确、误差大的问题,提出并设计了基于信息认证的物联网框中软件架构稳定性测试系统。在分析物联网软件框架特征及需求的基础上,引入认证处理程序,对物联网信息进行安全认证;在通过使用CycloneⅢ3C25F32芯片进行物联网信息发送,采用Virtex-5系列芯片的16 bit移位寄存器,对信息进行接收,分析其稳定性能。实验结果表明,采用改进系统对物联网软件架构稳定性进行测试时,其准确度及效率均要优于传统测试系统,具有一定的优势。

HIRFL-CSR电源数字控制系统硬件平台设计

论述用于兰州重离子加速器冷却存储环(HIRFL-CSR)磁铁电源控制系统的数字控制系统硬件平台设计。该系统基于1mmBGA封装的ALTER corporation的cycloneⅢFPGA芯片,嵌入运行数字调节器软件算法,满足了针对具体被控对象参数要求的调节控制。用ARM(Advanced RISC Machines)作调节控制系统的核心处理器,完成系统的多线程任务处理;同时嵌入千兆光纤接口,实现外接DSP板处理数据的直接传输,提高了系统的实时性。该硬件平台实现了HIRFL-CSR电源系统的稳定、可靠和实时控制。