数据采集控制时序的VHDL/CPLD设计及应用

用VHDL(甚高速集成电路硬件描述语言)有限状态机设计了数据采集时序的控制电路。采用AD590温度传感器作为摄温元件搭建外围电路构成数字式气温计,包括时序产生、码制转换、七段LED(发光二极管)动态扫描显示驱动等电路;给出了主要源程序片段;用MAX+PLUSⅡ软件进行了仿真调试,用CPLD(复杂可编程逻辑器件)进行了下载测试,结果表明实现了电路功能,系统运行正常。

基于CPLD的高精度数据采样系统的开发

以复杂可编程逻辑器件CPLD为核心的高精度数据采样系统不同于传统的以单片机为核心的数据采样系统,具有开发周期短、高集成度、高可靠性等优点。该系统以CPLD为核心,在Quaaus环境下,运用自顶到底的编程思想,采用VHDL语言实现了对数据的采样、转换、存储和传输。

VHDL在数据采集器中的应用

介绍了一种大容量、高速率数据采集器技术，解释了80位输入数据到16位数据输出的地址映射表及地址计数器的概念，并用CPLD技术和VHDL硬件语言来实现这些功能。

多路数据采集系统的设计

采用多通道的模数转换芯片 AD7656,在并行接口模式下,同时进行6路数据采集。通过硬件实现对多路数据采集系统的控制,并用 VHDL 语言设计的状态机在 QuartusⅡ开发软件中进行仿真。

基于MAX Ⅱ的多通道同步数据采集系统

介绍了以CPLD为核心的GPS同步,大容量数据采集系统。该系统完全使用硬件来完成数据采集的时序控制,使用一片AD7663可以实现以每通道10K/S的采样速率完成16通道模拟信号采集,32路开关量的采集,并且可以根据需要,灵活扩展采集通道数。另外采集的数据被打上时间标签,所有的数据和时间标签组成数据帧.,直接写入双口RAM。文章最后给出了主蔓控制信号的QuartusⅡ的时序仿真。