650 V高压型超结结构MOSFET器件设计与性能研究

功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)作为绝缘栅控制的开关型器件,因其功率大,驱动简单,应用越来越广泛。采用深槽刻蚀填充技术设计的650 V高压型超结结构MOSFET器件,主要应用于汽车充电桩等电源管理,力求在保持参数不变的前提下,优化导通电阻。通过工艺仿真技术测试功率MOSFET器件的性能,研究了槽偏移距离以及掺杂浓度对导通电阻和击穿电压的关系。结果表明,槽偏移会导致超结部分的电荷不平衡,槽偏移不论正负,只要是在同一水平位置,那么两者的总电荷数就是不同的。在柱宽不变的情况下,随着浓度的增加,其击穿电压和导通电阻都缓慢下降,并且导通电阻随着掺杂浓度的提高而降低。本研究对半导体领域器件设计优化和提升具有一定的参考意义。

工艺参数对Si深槽刻蚀的影响

采用Bosch技术研究了在Si深槽刻蚀中刻蚀/钝化比、刻蚀阶段钝化气体保护时间、刻蚀和钝化工艺重叠时间等工艺参数对刻蚀结果的影响。通过不同工艺条件的试验,发现刻蚀钝化比是影响侧壁结构的主要因素,其大小直接影响了深槽的垂直度;适当增加刻蚀阶段钝化气体通入时间对减小线宽损失有很大的作用,但增加过多会产生长草效应;合适的刻蚀和钝化工艺重叠时间,不仅可以减小侧壁表面的起伏度,还可以一定程度上减小线宽损失。采用刻蚀/钝化比为7:5、刻蚀阶段钝化气体通入时间为25min、刻蚀、钝化工艺重叠时间分别为0.5、1s的工艺条件,成功地实现了一个垂直度达(90±0.1)°、深40μm、线宽损失小于50nm的Si深槽刻蚀结构。

深槽介质工艺制作高密度电容技术

随着系统向高速度、低功耗、低电压和多媒体、网络化、移动化的发展,系统对电路的要求越来越高,在需求牵引和技术推动的双重作用下,出现了将整个系统集成在一个微电子芯片上的系统芯片(System On A Chip,SOC)概念。采用SOC的设计方式可以使芯片面积向小尺寸、高集成度方向发展。SOC设计的系统芯片能够得以实现是以不断发展的芯片制造技术为依托的。文章介绍了基于深槽介质工艺制作高密度电容的技术,通过深槽工艺技术实现大的存储电容。该电容制作采用深槽刻蚀、ONO介质、原位掺杂多晶(ISDP)填充等工艺技术,可以增加电容密度达20倍,提高了电路集成度,其性能优良、漏电极低。