期刊文献+
共找到159篇文章
< 1 2 8 >
每页显示 20 50 100
Experimental Study on Wax Protective Coating for Wet Deep Silicon Etching Processes 被引量:1
1
作者 蒋剑良 ULRICH Hilleringmann 《Journal of Beijing Institute of Technology》 EI CAS 2006年第3期306-310,共5页
In order to protect the finished structures on the front side during deep silicon wet etching processes, the wax coating for double-sided etching process on the wafer is studied to separate the aforementioned structur... In order to protect the finished structures on the front side during deep silicon wet etching processes, the wax coating for double-sided etching process on the wafer is studied to separate the aforementioned structures from the strong aqueous bases. By way of heating and vacuumization, the air bubbles are expelled from the coating to extend the protection duration. The air pressure in the sealed chamber is 0.026 7 Pa, and the temperature of the heated wafer is 300℃. Two kinds of the wax are used, and the corresponding photos of the etched wafer and the protection times are given. In 75 ℃ 10 % KOH solution, the protection duration is more than 8 h. 展开更多
关键词 deep silicon etching potassium hydroxide etchant protective coating
下载PDF
Silicon Deep Etching Techniques for MEMS Devices
2
作者 WUYing OUYi-hong +1 位作者 JIANGYong-qing LIBin 《Semiconductor Photonics and Technology》 CAS 2003年第4期226-229,共4页
Silicon deep etching technique is the key fabrication step in the development of MEMS. The mask selectivity and the lateral etching control are the two primary factors that decide the result of deep etching process. T... Silicon deep etching technique is the key fabrication step in the development of MEMS. The mask selectivity and the lateral etching control are the two primary factors that decide the result of deep etching process. These two factors are studied in this paper. The experimental results show that the higher selectivity can be gotten when F - gas is used as etching gas and Al is introduced as mask layer. The lateral etching problems can be solved by adjusting the etching condition, such as increasing the RF power, changing the gas composition and flow volume of etching machine. 展开更多
关键词 deep etching techniques MEMS plasma etching
下载PDF
SILICON MICRO-TRENCH ETCHING USING HIGH-DENSITY PLASMA ETCHER
3
作者 T.T.Sun Z.G.Liu +2 位作者 H.C.Yu M.B.Chen J.M.Miao 《Acta Metallurgica Sinica(English Letters)》 SCIE EI CAS CSCD 2005年第3期397-402,共6页
Dry etching of silicon is an essential process step for the fabrication of Micro electromechancal system (MEMS). The AZ7220 positive photo-resist was used as the etching mask and silicon micro-trenches were fabricated... Dry etching of silicon is an essential process step for the fabrication of Micro electromechancal system (MEMS). The AZ7220 positive photo-resist was used as the etching mask and silicon micro-trenches were fabricated with a multiplexed indu ctively coupled plasma (ICP) etcher. The influence of resist pattern profile, an d etch condition on sidewall roughness were investigated detail. The results sho w that the sidewall roughness of micro-trench depends on profiles of photo-resis t pattern, the initial interface between the resist bottom surface and silicon s urface heavily. The relationship between roughness and process optimization para meters are presented in the paper. The roughness of the sidewall has been decrea sed to a 20-50nm with this experiment. 展开更多
关键词 deep RIE silicon etching micro-trench photo-resist
下载PDF
Fabrication of Ultra Deep Electrical Isolation Trenches with High Aspect Ratio Using DRIE and Dielectric Refill
4
作者 朱泳 闫桂珍 +4 位作者 王成伟 杨振川 范杰 周健 王阳元 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2005年第1期16-21,共6页
A novel technique to fabricate ultra deep high aspect ratio electrical isolation trenches with DRIE and dielectric refill is presented.The relationship between trench profile and DRIE parameters is discussed.By optimi... A novel technique to fabricate ultra deep high aspect ratio electrical isolation trenches with DRIE and dielectric refill is presented.The relationship between trench profile and DRIE parameters is discussed.By optimizing DRIE parameters and RIE etching the trenches’ opening,the ideal trench profile is obtained to ensure that the trenches are fully refilled without voids.The electrical isolation trenches are 5μm wide and 92μm deep with 0.5μm thick oxide layers on the sidewall as isolation material.The measured I-V result shows that the trench structure has good electrical isolation performance:the average resistance in the range of 0~100V is more than 10 11Ω and no breakdown appears under 100V.This isolation trench structure has been used in fabrication of the bulk integrated micromachined gyroscope,which shows high performance. 展开更多
关键词 deep reactive ion etching electrical isolation trenches bulk microstructures monolithic integration
下载PDF
GaAs backside via-hole etching using ICP system
5
作者 WANG HaiLing GUO Xia SHEN GuangDi 《Science China(Technological Sciences)》 SCIE EI CAS 2007年第6期749-754,共6页
A high etch rate GaAs via-hole process was studied in an inductively coupled plasma system using Cl2/BCl3 gas system. The effects of process parameters on the GaAs etch rate were investigated. The influences of photor... A high etch rate GaAs via-hole process was studied in an inductively coupled plasma system using Cl2/BCl3 gas system. The effects of process parameters on the GaAs etch rate were investigated. The influences of photoresist SiO2; Ni masks on the resultant profiles were also studied by scanning electron microscopy. A maximum etch rate of 8.9 μm/min was obtained; the etched profiles were optimized. 展开更多
关键词 via-hole GaAs inductively COUPLED plasma etching
原文传递
高密度电容器件的制备及其可靠性
6
作者 商庆杰 王敬轩 +2 位作者 董春晖 宋洁晶 杨志 《电子工艺技术》 2024年第3期13-16,共4页
介绍了一种基于微机械加工技术(MicroElectronMechanical System,MEMS)的硅基高密度电容芯片的制备方法。该电容芯片采用了深孔刻蚀、介质淀积生长以及原位掺杂多晶硅等工艺技术,实现了高击穿电压(50V@1μA)、高电容密度(38.8~39.5nF/mm... 介绍了一种基于微机械加工技术(MicroElectronMechanical System,MEMS)的硅基高密度电容芯片的制备方法。该电容芯片采用了深孔刻蚀、介质淀积生长以及原位掺杂多晶硅等工艺技术,实现了高击穿电压(50V@1μA)、高电容密度(38.8~39.5nF/mm^(2))的电容芯片制备。 展开更多
关键词 微系统芯片 高密度电容 深孔刻蚀 原位掺杂多晶硅
下载PDF
深硅刻蚀晶圆位置偏移分析与研究
7
作者 商庆杰 康建波 +1 位作者 张发智 宋洁晶 《微纳电子技术》 CAS 2024年第2期162-167,共6页
晶圆位置偏移过大是导致深硅刻蚀设备发生传片报警问题的主要原因之一,尤其是在采用静电卡盘的设备中。阐述了晶圆位置发生偏移原因,重点研究了解吸附配方、顶针驱动和片间清洗方案。研究表明,静电吸盘的表面聚合物残留是导致静电释放... 晶圆位置偏移过大是导致深硅刻蚀设备发生传片报警问题的主要原因之一,尤其是在采用静电卡盘的设备中。阐述了晶圆位置发生偏移原因,重点研究了解吸附配方、顶针驱动和片间清洗方案。研究表明,静电吸盘的表面聚合物残留是导致静电释放不充分的主要因素,表面聚合物的清除有助于优化晶圆位置偏移。电动三针在固有残留静电力的情况下,通过缓慢连续升针方案缓解了跳片现象。优化片间清洗方案大幅减小表面聚合物残留。实验结果表明:优化后的解吸附配方为工艺时长90 s、电极功率1000 W、气压20 mTorr(1 mTorr≈0.133 Pa)、氩气体积流量250 mL/min,电动三针接触晶圆前、接触中、脱离静电吸盘后的升针速度分别为3、2和6 mm/s,在上述工艺条件下,通过进一步优化片间清洗方案,使得晶圆位置偏移量从初始的2~6 mm降至0.2 mm以内。 展开更多
关键词 深硅刻蚀 晶圆位置偏移 静电吸盘 解吸附配方 电动三针 片间清洗
下载PDF
一种干法刻蚀形成高深宽比CIS Deep-P Well IMP掩模的工艺方法的探究
8
作者 乔夫龙 耿金鹏 许鹏凯 《集成电路应用》 2018年第7期37-41,共5页
为有效提升CIS(CMOS Image Sensor)器件的FWC(Full Well Capacity),需要将更高能量的DWP IMP注入到更小的space pattern区,相比较单一的光刻胶,引入TRL(TriLayer:PR/Si HM/SOC)并使用干刻方法能有效地形成了high-aspect-ratio(高深宽比,... 为有效提升CIS(CMOS Image Sensor)器件的FWC(Full Well Capacity),需要将更高能量的DWP IMP注入到更小的space pattern区,相比较单一的光刻胶,引入TRL(TriLayer:PR/Si HM/SOC)并使用干刻方法能有效地形成了high-aspect-ratio(高深宽比,>20)的图案掩模。其中,DPW IMP阻挡掩模可以做到更厚,约4.2μm,DPW pattern的space可以做到更小,约0.2μm。该工艺革新为后续deeper DPW IMP,pixel shrinking,同时提升CIS器件的FWC光素性能提供了可能,针对引入TRL的干刻工艺的主要建立过程予以技术说明。 展开更多
关键词 集成电路制造 干刻刻蚀 CMOS图像传感器 full WELL capacity 光素性能 HIGH-ASPECT-RATIO deep P-WELL IMP图案掩模 高深宽比 Tri-Layer PR/SiHM/SOC 像素压缩
下载PDF
用于E型薄膜制备的双掩膜工艺研究
9
作者 郝一鸣 雷程 +4 位作者 王涛龙 余建刚 冀鹏飞 闫施锦 梁庭 《压电与声光》 CAS 北大核心 2024年第4期505-510,共6页
在高温压力传感器中,与C型膜片相比,E型膜片的稳定性强,非线性误差小,相同挠度下灵敏度高。在微机电系统(MEMS)工艺流程中薄膜制备较重要,其形貌结构对传感器的性能影响较大。但E型薄膜的制备过程较难,为制备出形貌良好的E型(硅岛)薄膜... 在高温压力传感器中,与C型膜片相比,E型膜片的稳定性强,非线性误差小,相同挠度下灵敏度高。在微机电系统(MEMS)工艺流程中薄膜制备较重要,其形貌结构对传感器的性能影响较大。但E型薄膜的制备过程较难,为制备出形貌良好的E型(硅岛)薄膜,采用深反应离子刻蚀机,以SF_(6)为主要刻蚀气体,通过改变掩模材料对制备工艺进行优化改进,使用共聚焦显微镜和扫描电子显微镜(SEM)对刻蚀后的形貌进行表征。实验表明,通过使用ROL-7133负胶和SiO_(2)双掩膜,前烘90 s,中烘120 s,显影50 s,得到了硅岛高度为50μm、背腔深度为450μm的E型薄膜,垂直度较高且整体形貌较好,符合传感器制作要求。 展开更多
关键词 双掩膜 E型薄膜 深反应离子刻蚀 刻蚀比 刻蚀形貌
下载PDF
基于DRIE的太赫兹行波管硅基低损耗慢波结构工艺技术研究
10
作者 吴杰 杨扬 +9 位作者 刘欣 严可 郑源 冯堃 王政焱 姜理利 黄旼 李忠辉 朱健 陈堂胜 《固体电子学研究与进展》 CAS 2024年第5期369-373,共5页
行波管慢波结构的制造通常采用计算机数字化控制精密机械加工技术。随着工作频率的提升,对慢波结构特征尺寸精度的要求达到微纳米级,导致加工难度大、周期长,成本高昂,一定程度上限制了技术的快速发展。硅基MEMS加工工艺具备优秀的三维... 行波管慢波结构的制造通常采用计算机数字化控制精密机械加工技术。随着工作频率的提升,对慢波结构特征尺寸精度的要求达到微纳米级,导致加工难度大、周期长,成本高昂,一定程度上限制了技术的快速发展。硅基MEMS加工工艺具备优秀的三维形貌可控性,尺寸控制精度高,批次一致性较好。本文针对太赫兹行波管功率源对双槽深折叠波导慢波结构的设计要求,开发了基于硅基底材料的三维集成工艺制造技术。采用光刻胶掩蔽结合介质掩蔽工艺方法,聚焦优化深反应离子刻蚀(Deep reactive ion etching,DRIE)中刻蚀钝化平衡参数,完成了电镀金和金金键合的完整工艺流程开发,实现了工作频率达0.65 THz、单位长度插入损耗低至1.6 dB/mm的高性能硅基太赫兹慢波结构150 mm晶圆级工艺制备,为太赫兹行波管的技术突破和应用发展建立了技术基础。 展开更多
关键词 太赫兹 慢波结构 低损耗 硅基 MEMS 深反应离子刻蚀(DRIE)
下载PDF
梳齿结构深刻蚀工艺改进
11
作者 杜广森 张富强 徐锡金 《传感器与微系统》 CSCD 北大核心 2024年第2期49-51,56,共4页
梳齿型谐振式传感器对谐振器梳齿的形貌有很高的要求,需要梳齿侧壁很好的垂直度、粗糙度以及片间均匀性等。采用感应耦合等离子体(ICP)深硅刻蚀工艺对具有深宽比较大的梳齿结构进行深刻蚀研究。影响深硅刻蚀的主要因素包括SF_(6)和C_(4)... 梳齿型谐振式传感器对谐振器梳齿的形貌有很高的要求,需要梳齿侧壁很好的垂直度、粗糙度以及片间均匀性等。采用感应耦合等离子体(ICP)深硅刻蚀工艺对具有深宽比较大的梳齿结构进行深刻蚀研究。影响深硅刻蚀的主要因素包括SF_(6)和C_(4)F_(8)气体流量、腔室压力、刻蚀与钝化保护时间、下基板功率等工艺参数,着重研究了片间均匀性、垂直度、粗糙度等影响结构性能的几个方面,得到了宽4.5μm、深70μm的梳齿结构,垂直度为89.7°,侧壁粗糙度46 nm,均匀性1.2%的优化工艺,为高精度MEMS梳齿型传感器的制作提供了基础。 展开更多
关键词 深刻蚀 刻蚀速率 均匀性 粗糙度
下载PDF
压阻式压力传感器硅电阻条浅槽刻蚀的研究
12
作者 王天靖 梁庭 +2 位作者 雷程 王婧 冀鹏飞 《舰船电子工程》 2024年第4期199-202,共4页
MEMS压阻式压力传感器的电阻条刻蚀效果对传感器的性能及高温环境下工作寿命起着至关重要的作用。采用SPTS深硅刻蚀机以SF6为刻蚀气体,C4F8为保护气体进行刻蚀实验。通过改变刻蚀气体通入时长、保护气体通入时长以及射频功率进行参数匹... MEMS压阻式压力传感器的电阻条刻蚀效果对传感器的性能及高温环境下工作寿命起着至关重要的作用。采用SPTS深硅刻蚀机以SF6为刻蚀气体,C4F8为保护气体进行刻蚀实验。通过改变刻蚀气体通入时长、保护气体通入时长以及射频功率进行参数匹配,根据台阶仪和SEM电镜的观察数据对刻蚀效果进行评估,最终确定了刻蚀气体流量25 sccm,刻蚀气体通入的时长为2.5 s;保护气体流量50 sccm,保护气体的通入时长为2.5 s,射频功率为2 500 W的刻蚀条件。该条件下刻蚀速率为1.54μm/loop。刻蚀均匀性为2.9%. 展开更多
关键词 压力传感器 电阻条 深硅刻蚀 刻蚀 刻蚀速率 均匀性
下载PDF
晶圆级薄膜铌酸锂波导制备工艺与性能表征
13
作者 叶志霖 李世凤 +5 位作者 崔国新 尹志军 王学斌 赵刚 胡小鹏 祝世宁 《人工晶体学报》 CAS 北大核心 2024年第3期426-433,共8页
随着光子集成和光通信技术的快速发展,低损耗波导是实现高效光子传输的关键元件,其性能直接影响整个集成芯片的性能。因此,低损耗波导的制备技术是当前铌酸锂集成光子技术研究的热点和难点。本研究针对晶圆级低损耗薄膜铌酸锂波导的制... 随着光子集成和光通信技术的快速发展,低损耗波导是实现高效光子传输的关键元件,其性能直接影响整个集成芯片的性能。因此,低损耗波导的制备技术是当前铌酸锂集成光子技术研究的热点和难点。本研究针对晶圆级低损耗薄膜铌酸锂波导的制备工艺进行了深入研究,在4英寸的薄膜铌酸锂晶圆上,基于深紫外光刻和电感耦合等离子体刻蚀技术,成功制备出了传输损耗低于0.15 dB/cm的波导,同时刻蚀深度误差控制在10%以内,极大地提高了波导结构的精确度。此外,本研究还提出了一种基于微环谐振腔的晶圆上波导损耗的表征方案,能更精确地评估波导性能。通过测试,发现所制备的波导合格率超过85%,显示出良好的可重复性和可靠性。本文中发展的晶圆级薄膜铌酸锂加工工艺,对推进铌酸锂波导的大规模制备和应用具有重要意义。 展开更多
关键词 薄膜铌酸锂 晶圆级加工 波导损耗测量 深紫外光刻 ICP刻蚀 集成光子技术
下载PDF
太赫兹真空器件中超深金属慢波结构的微加工技术
14
作者 姜琪 李兴辉 +2 位作者 冯进军 蔡军 潘攀 《真空科学与技术学报》 CAS CSCD 北大核心 2024年第9期759-767,共9页
太赫兹真空电子器件物理结构尺寸变化随着波长的减小而减小,对微小结构的尺寸精度与表面粗糙度要求也大大增加。随着器件频率进入到太赫兹频段,慢波结构的深度达到几十微米或者百微米量级,加工的难点主要有:材料为金属,结构超深,表面粗... 太赫兹真空电子器件物理结构尺寸变化随着波长的减小而减小,对微小结构的尺寸精度与表面粗糙度要求也大大增加。随着器件频率进入到太赫兹频段,慢波结构的深度达到几十微米或者百微米量级,加工的难点主要有:材料为金属,结构超深,表面粗糙度要求达到几十纳米量级,微电铸后金属含氧量极小,结构密度大不漏气,经得起后续近千摄氏度的高温处理工艺等。文章介绍了太赫兹频段下器件慢波结构的加工方式,着重讨论利用深反应离子刻蚀(DRIE)技术和紫外−光刻、电铸(UV-LIGA)技术加工超深金属慢波结构的技术和和特点,并介绍了本实验室利用UV-LIGA加工折叠波导的研究进展。 展开更多
关键词 太赫兹真空电子器件 微机电系统 深反应离子刻蚀 紫外−光刻、电铸 慢波结构
下载PDF
Above 700 V superjunction MOSFETs fabricated by deep trench etching and epitaxial growth 被引量:1
15
作者 李泽宏 任敏 +5 位作者 张波 马俊 胡涛 张帅 王非 陈俭 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2010年第8期48-52,共5页
Silicon superjunction power MOSFETs were fabricated with deep trench etching and epitaxial growth,based on the process platform of the Shanghai Hua Hong NEC Electronics Company Limited.The breakdown voltages of the fa... Silicon superjunction power MOSFETs were fabricated with deep trench etching and epitaxial growth,based on the process platform of the Shanghai Hua Hong NEC Electronics Company Limited.The breakdown voltages of the fabricated superjunction MOSFETs are above 700 V and agree with the simulation.The dynamic characteristics, especially reverse diode characteristics,are equivalent or even superior to foreign counterparts. 展开更多
关键词 SUPERJUNCTION deep trench etching epitaxial growth power MOSFET
原文传递
ICP深硅刻蚀工艺研究
16
作者 赵洋 高渊 宋洁晶 《电子工业专用设备》 2024年第5期42-46,共5页
深硅刻蚀工艺是MEMS器件制造过程中的关键工艺之一。加速度计的梳齿结构、滤波器及压力传感器的硅腔结构都是决定器件性能的关键工艺,均需要通过深硅刻蚀制备。梳齿的垂直度以及硅腔的侧壁平整度均会对器件的性能产生直接影响。针对深... 深硅刻蚀工艺是MEMS器件制造过程中的关键工艺之一。加速度计的梳齿结构、滤波器及压力传感器的硅腔结构都是决定器件性能的关键工艺,均需要通过深硅刻蚀制备。梳齿的垂直度以及硅腔的侧壁平整度均会对器件的性能产生直接影响。针对深硅刻蚀工艺中出现的形貌问题进行分析,找到影响硅草、侧壁垂直度差、底部横向钻蚀、侧壁钻蚀等问题的工艺参数。最后通过工艺参数优化,对这些问题进行改善,从而获得理想形貌,满足器件性能要求。 展开更多
关键词 深硅刻蚀 微机电系统 刻蚀形貌 感应耦合等离子刻蚀
下载PDF
Formation mechanism of multi-functional black silicon based on optimized deep reactive ion etching technique with SF_6/C_4F_8 被引量:2
17
作者 ZHU Fu Yun ZHANG Xiao Sheng ZHANG Hai Xia 《Science China(Technological Sciences)》 SCIE EI CAS CSCD 2015年第2期381-389,共9页
This paper reports a controllable multi-functional black silicon surface with nanocone-forest structures fabricated by an optimized deep reactive ion etching(DRIE)technique using SF6/C4F8 in cyclic etching-passivation... This paper reports a controllable multi-functional black silicon surface with nanocone-forest structures fabricated by an optimized deep reactive ion etching(DRIE)technique using SF6/C4F8 in cyclic etching-passivation process,which is maskless,effective and controllable.The process conditions are investigated by systematically comparative experiments and core parameters have been figured out,including etching process parameters,pre-treatment,patterned silicon etching and inclined surface etching.Based on the experimental data,the formation mechanism of nanocone shape is developed,which provides a novel view for in-depth understanding of abnormal phenomena observed in the experiments under different process situations.After the optimization of the process parameters,the black silicon surfaces exhibit superhydrophobicity with tunable reflectance.Additionally,the quantitative relationship between nanocones aspect ratio and surface reflectance and static contact angle is obtained,which demonstrates that black silicon surfaces with unique functional properties(i.e.,cross-combination of reflectance and wettability)can be achieved by controlling the morphology of nanostructures. 展开更多
关键词 formation mechanism black silicon nanocone-forest deep reactive ion etching (DRIE) properties characterization
原文传递
650 V高压型超结结构MOSFET器件设计与性能研究
18
作者 赵勇 《安徽师范大学学报(自然科学版)》 2024年第1期27-32,共6页
功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)作为绝缘栅控制的开关型器件,因其功率大,驱动简单,应用越来越广泛。采用深槽刻蚀填充技术设计的650 V高压型超结结构MOSFET器件,主要应用于汽车充电桩等电源管理,力求... 功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)作为绝缘栅控制的开关型器件,因其功率大,驱动简单,应用越来越广泛。采用深槽刻蚀填充技术设计的650 V高压型超结结构MOSFET器件,主要应用于汽车充电桩等电源管理,力求在保持参数不变的前提下,优化导通电阻。通过工艺仿真技术测试功率MOSFET器件的性能,研究了槽偏移距离以及掺杂浓度对导通电阻和击穿电压的关系。结果表明,槽偏移会导致超结部分的电荷不平衡,槽偏移不论正负,只要是在同一水平位置,那么两者的总电荷数就是不同的。在柱宽不变的情况下,随着浓度的增加,其击穿电压和导通电阻都缓慢下降,并且导通电阻随着掺杂浓度的提高而降低。本研究对半导体领域器件设计优化和提升具有一定的参考意义。 展开更多
关键词 超结MOSFET 工艺仿真 深槽刻蚀填充技术 半导体
下载PDF
基于MEMS技术的离子门设计与制备
19
作者 任家纬 贾建 +1 位作者 高晓光 何秀丽 《微纳电子技术》 CAS 2024年第10期134-140,共7页
为了提高小型离子迁移谱仪分辨率,基于微电子机械系统(MEMS)技术设计并制备了Bradbury-Nielsen(BN)离子门。首先简要介绍离子迁移谱仪原理及结构,其次通过SIMION软件对漂移管进行建模,利用统计扩散模拟(SDS)多物理场的仿真程序模拟离子... 为了提高小型离子迁移谱仪分辨率,基于微电子机械系统(MEMS)技术设计并制备了Bradbury-Nielsen(BN)离子门。首先简要介绍离子迁移谱仪原理及结构,其次通过SIMION软件对漂移管进行建模,利用统计扩散模拟(SDS)多物理场的仿真程序模拟离子团在漂移管中的运动情况。根据理论分析和有限元数值仿真研究了BN离子门电极丝参数对离子迁移谱仪性能的影响,并确定参数的优化值为:电极丝间距200μm、直径20μm。最后根据工艺条件设计了适用于小型离子迁移谱仪的MEMS离子门,并绘制了相应的掩模版图形。在此基础上详细阐述了采用剥离工艺和深反应离子刻蚀(DRIE)工艺基于4英寸(1英寸=2.54cm)绝缘体上硅(SOI)晶片制备MEMS离子门器件的方法,对比了样品电极丝参数的设计值和测量值,并验证器件的平整度。 展开更多
关键词 离子门 微电子机械系统(MEMS) 离子迁移谱 有限元仿真 深反应离子刻蚀
下载PDF
Investigation of etching method for fabricating deep through holes on ultra-high resistivity silicon
20
作者 Lin Du Shengrui Xu +3 位作者 Ying Wang Ling Lü Jincheng Zhang Yue Hao 《Journal of Semiconductors》 EI CAS CSCD 2017年第5期106-110,共5页
In this paper,the etching characteristics of the ultra-high resistivity silicon(UHRS) by using the Bosch process were investigated.The experimental results indicated that the sulfur hexafluoride flux,the temperature... In this paper,the etching characteristics of the ultra-high resistivity silicon(UHRS) by using the Bosch process were investigated.The experimental results indicated that the sulfur hexafluoride flux,the temperature of the substrate,the platen power and the etching intermittence had important influence on the etching rate and the etching morphology of the UHRS.The profiles and morphologies of sidewall were characterized with scanning electron microscopy(SEM).By using an improved three-stage Bosch process,380-μm deep through holes were fabricated on the UHRS with the average etching rate of about 3.14 μm/min.Meanwhile,the fabrication mechanism of deep through holes on the UHRS by using the three-stage Bosch process was illustrated on the basis of the experimental results. 展开更多
关键词 ultra-high resistivity silicon deep through hole three-stage etching method Bosch process
原文传递
上一页 1 2 8 下一页 到第
使用帮助 返回顶部