一种基于CPLD的SPWM控制波形生成方法

研究使用Altera公司的MAX+PLUSII10 0开发软件,采用硬件描述语言(HDL)与原理图输入相结合的自顶向下的层次化设计方法,开发ACEX1K系列CPLD器件,在线生成用于闭环变频调速的双极性SPWM波形.根据给定的电压幅值和频率,通过地址转换、查表、抬高幅值和极性处理实时获取三相正弦调制波数字量,并与生成的数字锯齿波进行比较,由两者的交点来确定逆变器开关时刻,其中调制度、载波频率和载波比可变,以实现基频以下恒压频比、基频以上恒压升频控制方式和分段同步调制的闭环SPWM变频调速.

基于CPLD的高速数据采集系统控制模块的设计与实现

采用EDA技术,通过硬件实现对数据采集系统的控制,从而提高速度和可靠性.这一方法对控制逻辑的设计具有普遍意义.采用HDL Verilog和CPLD完成了对高速数据采集系统及数据存储控制逻辑的设计.仿真验证结果表明,其控制模块的采样周期达到0.4μs,设计完全满足系统控制的要求.

一种高效多串口扩展方法

很多单片机应用系统常需用到多个串口,但常用的51单片机只有一个串口,而双串口单片机价格较高。本文介绍了一种基于ST16C554、CPLD的高效多串口扩展方法,采用软硬件结合,实现4个串口中断源共用单片机的一个中断,解决了51单片机中断资源有限的问题,降低了系统成本。ST16C554工作在FIFO模式,采用中断方式收发数据,并有16字节的硬件接收发送缓冲区,降低了CPU的开销。

基于VHDL的正交编码脉冲电路解码计数器设计

针对正交编码脉冲电路脉冲(quadrature encoder pulse,QEP)的解码和计数的问题,给出了QEP解码计数器的解决方案.本方案在复杂可编程逻辑器件(complex programmablelogic device,CPLD)中使用VHDL(VHSIChardware descriptionlanguage)实现语言硬件编程.整个解码计数器设计分为脉冲边沿检测器,计数脉冲和计数方向发生器,上下行计数器三部分,成功的解决了由传感器抖动引起频繁换向时准确计数的问题.该解决方案使用Altera公司的Quartus Ⅱ软件进行设计并进行了仿真分析,最后给出了基于此技术的机床数显表的应用实例来说明此技术的可行性和柔性.

高频地波雷达VXI总线接口电路的设计

按照模块化和标准化的要求,提出用CPLD和双口RAM来实现一种通用的寄存器基VXI接口电路的设计方案,使之满足基于VXI总线高频地波雷达所有模件的接口要求.具体描述了该接口的设计方法、主要的逻辑及时序关系,采用有限状态机并利用VHDL语言和原理图输入的混合设计成功实现了"双向中断、全双工"的块数据传输方式.它具有通信速率高、灵活性好、调试方便等特点.实际运行表明,该接口电路工作正常可靠.

雷达数字编码波形发生器CPLD实现与优化

介绍了一种基于CPLD的可程控雷达数字编码波形发生器的优化设计与实现,叙述了用Verilog HDL进行设计的思想,阐述了Verilog HDL在在系统可编程(ISP)开发平台———ispLEVER上的应用与设计流程,给出了用Lattice半导体公司CPLD之LC51024VG-5F484C实现的方法。整个系统设计简洁明了,高效快捷,编码波形发生器实现了三个任意可变:波形的码元宽度任意可变;重复周期任意可变;码元个数任意可变。最大码元b it数可根据实际需要随时升级改动,而这种改动只需要轻松改动设计源文件顶层模块中所调用的移位寄存器和锁存器的个数。经仿真、综合、优化、适配,可重新下载到所选用的CPLD中,不需要改动其他外围电路,十分灵活、方便。

CPLD在数字频率计设计中的应用

文章论述了基于单片机和CPLD的等精度数字频率计的设计方法,等精度的测量方法具有较高的测量精度和整个频率区域保持恒定测试精度的特点。该频率计利用单片机完成整个测量电路的数据处理、测试控制和显示输出,利用CPLD来实现频率、周期、脉宽和占空比的测量计数。本频率计包括硬件电路和软件编程两部分,硬件电路主要包括电源模块、输入信号整形模块、键控制模块、显示模块、单片机和CPLD模块。CPLD采用VHDL硬件描述语言,单片机采用C语言编程。

基于可编程逻辑器件的数字系统设计

采用混合设计的方法基于大规模可编程逻辑器件电子设计自动化技术,对于大型数字系统的设计进行了探讨,提出了如何划分多个层次,如何划分出各自独立的功能块是设计的关键,而低层的VHDL书写并不是那么重要。

基于CPLD的面阵CCD驱动时序发生器设计

CCD技术在图像传感和非接触测量领域发展前景广阔。CCD驱动时序的产生是其应用的关键。在分析Sony公司的ICX205AL型面阵CCD器件驱动时序关系的基础上,设计了其驱动时序发生器。选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用Verilog硬件描述语言对该驱动时序发生器进行了硬件描述。所设计的驱动时序发生器采用ispLEVER软件进行了功能仿真,并针对Lattice公司的可编程逻辑器件LC4256V-75T100I进行了硬件适配。实际测试表明,所设计的驱动时序发生器能够满足面阵CCD的驱动要求,实现了设计目的。

基于FPGA/CPLD数控系统插补智能芯片设计

基于数控智能芯片的架构和软件硬化的理念,利用FPGA/CPLD设计插补模块既保留了硬件电路运算速度快(纳秒级)、插补思路清晰的优点,又克服了原有数字逻辑插补电路灵活性差的缺点。选用美国Altera公司的CycloneⅡ系列芯片进行下载配置,实现了脉冲增量式插补中的逐点比较法轮廓插补算法,定义出了芯片的输入/输出接口,通过VHDL语言进行编程仿真,获得了输出脉冲波形,完成了直线和圆弧轮廓4个象限的插补功能。

基于复杂可编程逻辑器件的数字频率计设计

选用在系统可编程大规模集成 isp LS110 32 - 70 PL CC84芯片作硬件电路 ,以 L attice Ex-pert7.1作 EDA设计工具 ,设计一种新型数字频率计 ,该频率计采用 ABEL- HDL对其中的各部分元器件进行编程 ,实现了闸门控制电路、计数电路、多路选择电路、位选电路、段选电路等。频率计的测频范围 :1Hz～ 70 MHz..该设计方案通过了软件仿真。

基于VB的上位机与FPGA/CPLD器件的通讯

介绍了基于VB的上位机与基于VHDL的FPGA/CPLD器件的通讯过程。通讯过程中,可以设置更高的波特率,通过巧妙的选取取数时刻,避免了误差。设计完成后该模块可以被其他系统重复使用。仿真结果表明,设计简单实用。

VHDL在导弹控制系统中的应用

研究利用超高速集成电路硬件描述语言 (VHDL)设计某导弹数字控制器中硬件控制器的方法 .结合 EDA设计思想对该系统的硬件控制器进行总体功能和各子功能的分析、设计 ,然后利用 VHDL对各功能模块进行描述 ,最后将已经过仿真检验的设计卸载到相应的可擦除编程逻辑器件 (EPL D)中 .充分利用 VHDL的灵活性、可移植性和可编程逻辑器件的静态可重复编程及在线动态重构特性 ,使硬件设计像软件一样通过编程实现 .半实物仿真试验结果表明 ,硬件控制器性能稳定 ,满足了设计要求 .

EDA技术及应用

EDA技术发展迅速、使用广泛 ,但在我国尚处于初级应用阶段、有必要大力普及。文章从教学和实用的角度探讨并阐述了EDA技术的主要内容 :可编程逻辑器件 ;硬件描述语言 ;开发软件工具 ;实验开发系统。并在此基础上 ,给出了EDA的开发应用实例。

基于FPGA的数字存储示波器对外围芯片的控制设计

数字存储示波器采用ARM与FPGA双处理器结合的嵌入式系统设计方案,重点介绍在FPGA中如何实现对外围芯片的通信与驱动,采用VHDL语言,以逐层描述的设计模式,分成ARM接口通信控制模块和外围芯片驱动功能模块,整个设计主要负责接收ARM的控制指令,根据其指令要求,发送控制命令到其它芯片驱动功能模块,协调整个数据采样过程,确保数据按照如采样率、采样方式、触发方式等参数设置要求进行采样,确保采样数据的可靠性。

基于ISE开发系统的FPGA器件的设计与实现

ISE是Xilinx公司最新推出的业界功能极为强大的可编程逻辑器件开发工具 ,本文通过一个设计实现计数器的实例 ,细致地介绍了ISE的设计流程和实现方案。

一种可编程的信号滤波方法的研究

在应用测控系统的设计中,为了进行准确的测量和控制,必须消除被测信号中的噪音和干扰。在传统的应用系统中,滤波部分可看作一个二端口网络,需占用较多的软硬件资源。本文用硬件描述语言(VHDL)编程,通过复杂可编程逻辑器件(CPLD)来实现数字滤波。该方案能适应多种需要的信号滤波,具有可移植性,并在实际应用中得到验证,能有效地滤除干扰信号。

可编程逻辑器件设计新思路

可编程逻辑器件在集成电路的发展中占有重要地位。深亚微米与超深亚微米技术的发展使可编程逻辑器件向系统级可编程芯片转移。本文详细阐述了基于IP的系统级可编程芯片的设计策略。

一种基于VHDL与CPLD器件的PWM发生器

介绍了一种自行研制的基于硬件描述语言(VHDL)和复杂可编程逻辑器件(CPLD)的PWM发生器的设计,在产生正反两路PWM波形信号的同时,实现了两路信号互锁、延时时间可调。该发生器采用数字化设计,结构简单、控制精确、可在线编程。

VHDL在DDN网语音系统中的应用

提出了一种适用于数字数据网(DDN)的语音传输方法,并研制成一种能与公共电话网(PSTN)互连的语音系统,以及介绍硬件描述语言VHDL在该语音系统硬件设计中的应用。