混合信号IC的ESD保护电路设计

从电路设计的角度,介绍了混合信号IC的输入、输出、电源箝位ESD保护电路。在此基础上,构建了一种混合信号IC全芯片ESD保护电路结构。该结构采用二极管正偏放电模式,以实现在较小的寄生电容情况下达到足够的ESD强度;另外,该结构在任意两个pad间均能形成ESD放电通路,同时将不同的电源域进行了隔离。

一种以频率综合器为范例的IC教学法探索

一个成功流片的锁相环 ( PL L)型频率综合器范例 ,被引入非微电子专业学员集成电路设计教学中。让学员掌握集成电路设计基础知识的同时 ,能够实际体验模拟与数字集成电路设计的流程 ,有助于提高解决问题的能力。实践表明教学效果良好。

基于混合信号集成电路的射频前端设计与性能优化

随着无线通信技术的快速发展,作为无线通信系统的重要组成部分,射频前端性能的优劣直接影响到整个系统的通信质量和稳定性。作为实现射频前端的关键技术之一,混合信号集成电路技术的设计与性能优化成为当前研究的热点。

高速IC测试系统的信号完整性设计

随着高速数字电路如专用集成电路AISC、片上系统SOC和超高速混合信号处理电路ADC、DAC等集成电路数字端口的数据率提升,被测集成电路的电参数测试过程中常受到测试系统信号完整性问题的影响,导致实测电参数结果与其实际性能有较大差异。为了更真实的反映被测器件(DUT)的电性能,提出了通过仿真和结合良好的PCB设计来解决测试系统信号完整性问题的方法,分析并解决了测试系统信号完整性仿真中模型不完善的相关问题。通过对一款DUT测试系统的信号完整性设计和测试,验证了设计方法和建模的有效性。

手机用TFT-LCD驱动控制芯片的测试电路结构设计

文章从分析手机用TFT-LCD驱动控制芯片的测试需求和芯片结构出发,提出了一种针对该芯片的测试电路结构设计方案。该方案采用多条扫描链对芯片内的多个异构的模块进行隔离,保证了各个模块有较高的测试独立性。考虑到内置SRAM的特殊性,采用边界扫描方式进行测试,提高了测试的灵活性,减少了测试电路的面积。电平敏化扫描链的引入,大大提高了SourceDriver测试的可控制性。该方案支持手机用TFT-LCD驱动控制芯片的常规以及特殊项目的测试。

多层感知机在模拟/混合电路故障诊断中的应用

多层感知机具有解决复杂分类问题的能力,应用于模拟/混合电路的测试,能够实现快速故障诊断及定位,具有准确率高的特点。实验证明该方法是行之有效的。

一种基于电磁旁路分析的硬件木马检测方法

为探究利用电磁辐射旁路信号检测集成电路芯片中硬件木马的可行性,分析了芯片电磁旁路信号的组成,构建了信号泄漏模型。在阐释霍特林(K-L)变换原理及特点的基础上,提出了利用K-L变换对芯片电磁辐射旁路信号进行信号特征提取的方法,分析含硬件木马芯片(木马芯片)与不含硬件木马芯片(原始芯片)对应特征信号的差异来检测芯片中是否含有硬件木马。通过在针对基于FPGA密码芯片中植入硬件木马并进行对比检测实验的结果表明,利用上述方法能有效分辨出木马芯片与原始芯片所泄漏电磁信号间的差异,达到检测出芯片中硬件木马的目的。

模拟CMOS集成电路设计工具综述

介绍了各种模拟ＣＭＯＳ集成电路计算机辅助设计工具。详细分析了设计工具的特点、组成和分类，重点讨论了它对数模混合ＡＳＩＣ设计的作用和重要意义。

数模混合电路的全芯片防静电保护

随着集成电路的迅速发展,特别是数模混合电路的广泛应用,静电放电(ESD)已成为导致集成电路内部静电损伤的可靠性问题,它常常在集成电路的输入、输出端口以及从电源到地的电路内部形成,给芯片的制造和设计带来了很大的困难。文章对芯片防静电保护电路进行了总结,分析和讨论了几种数模混合电路防静电保护技术。

基于径向基函数神经网络的模拟/混合电路故障诊断

径向基函数神经网络是一种前馈型神经网络,具有较强的函数逼近能力和分类能力,学习速度快等优点。本文采用幅值恒定的正弦信号源进行模拟电路的故障仿真,从频域提取输出信号波形的特征值建立故障字典,应用径向基函数神经网络的这些优点进行响应分析和故障诊断,能够实现快速故障诊断及定位,具有准确率高的特点。

集成电路测试相关标准研究与探讨

重点研究了纯数字信号、混合信号和片上系统测试的一些问题及相关标准,阐述了各标准的作用,分析了这些标准在实际应用中存在的一些问题及其局限性。

一种新颖的单片集成红外传感信号处理器

介绍一种新颖的单片集成红外传感信号处理器。这种处理器能与多种红外传感器匹配 ,对接收到的传感信号进行处理 ,产生控制信号 ,快速启动各类装置 ,实现自动控制。芯片设计中采用多种抗噪声和低功耗设计技术。本处理器用 1 .2μm双层多晶双层金属 N阱 CMOS工艺实现 ,芯片总面积 2 .7mm2 ,电源电压 5 V时的静态电流为 1 .2 m A。

高性能电流型CMOS显性脉冲触发器设计

提出以电流信号表示逻辑值的电流型CMOS显性脉冲触发器的设计用于低功耗高性能混合集成电路设计中,以减少存储单元开关噪声对电路性能的影响.所提出的电流型CMOS显性脉冲触发器较以往文献中电流型CMOS主从触发器和电流型CMOS边沿触发器晶体管数量分别减少11个和4个,采用TSMC 0.18μm COMS工艺参数的HSPICE模拟结果表明,所提出的电流型脉冲触发器具有正确的逻辑功能,平均延时分别减少了48.8%和57%,具有结构简单,功耗低和速度快的特性,同时该触发器可方便应用于单边沿和双边沿触发.

混合信号集成电路测试中的约束条件分析

对于混合信号集成电路来说,其模拟和数字部分之间存在相互关联,如模拟输出控制数字输入。为了测试出电路中的呆滞型故障,需要考虑对模拟输入的约束要求。本文根据被测电路的测试矢量集,分析混合信号集成电路测试中所需的限制条件并给出相应的模拟激励。

低电压模拟集成电路设计技术

以电池供电的模拟或A/D混合电子产品的广泛使用,要求设计出低电压模拟电路,以降低整机的功耗。文章简要介绍了五种适合模拟电路结构的低电压设计技术,比较了它们的优缺点和应用范围。

SoC实时信号处理系统中的存储系统设计

在实时信号处理系统中,常常需要对原始数据以及中间处理数据以行或列交错的形式进行访问,使用通用的DDR-SDRAM系统难以满足系统的实时要求.在基于SoC(System on Chip)技术的实时信号处理系统中,设计了具有全新体系结构的存储系统,新的存储系统的访存效率达到一般的DDR-SDRAM的2～3倍左右.

用于混合信号集成电路的低噪声电流型触发器

提出了一种以电流信号表示逻辑值的低噪声触发器设计方案,用于在混合集成电路的设计中取代传统的CMOS触发器,以减少存贮单元开关噪声对模拟电路性能的影响.所设计的结构包括主从型单边沿触发器、单闩锁单边沿触发器和单闩锁双边沿触发器.单闩锁结构的触发器不仅可以简化电路结构,更为重要的是它大大降低了电流型触发器的直流功耗.在保持相同数据吞吐量的条件下,应用单闩锁双边沿触发器可以使时钟信号的频率减半,从而进一步降低时钟网络的动态功耗.采用0.25μm CMOS工艺参数的HSPICE模拟结果表明,所提出的电流型触发器工作时,在电源端产生的电流波动远远小于传统的CMOS电路.

新型低噪声电流型CMOS边沿触发器设计

提出以电流信号表示逻辑值的新型低噪声触发器设计,用于高性能混合集成电路的设计中以减少存贮单元开关噪声对模拟电路性能的影响。所提出的设计包括主从型边沿触发器和单闩锁单边沿触发器。单个锁存器的电流型边沿触发器设计是通过在有效时钟沿后产生的窄脉冲使锁存器瞬时导通完成一次取样求值。与主从型触发器相比,单闩锁结构的触发器具有结构简单、直流功耗低的特点。采用0.25μm CM O S工艺参数的HSP ICE模拟结果表明,所提出的电流型触发器工作时,在电源端产生的电流波动远远小于传统的CM O S电路。

McBSP与常用串行接口通信兼容方案设计

McBSP作为TI公司为DSP处理器专门开发的1种串行通信接口,不仅为DSP处理器提供了与外界交互数据的串行通道,而且功能强大,可兼容多种常用串行通信方式,但为此付出的代价是繁多的相关引脚与寄存器以及复杂的配置流程,然而在DSP电子系统中,不同串行接口之间的相互数据转换却相当普遍。为此,以TMS30VC5416型DSP为例,提出了DSP处理器McBSP的一般软件配置流程并提供了相关示例代码,完成了McBSP与3种常用串行接口进行通信的软硬件兼容方案设计,并分别通过实验验证了提出的通信兼容方案是合理和可靠的。

模数混合信号集成电路自动设计技术研究

为解决模数混合信号集成电路设计中的瓶颈问题,首先回顾了模数混合电路自动设计技术的发展现状,探讨了模数混合集成电路的设计思路和模拟集成电路的自动设计流程,最后重点研究了模拟电路自动设计中模拟版图的优化策略。