一种基于芯片片内总线的DMA控制器芯片的设计与验证

通过对片内总线的研究和理解,为最大化发挥总线优势,将直接存储访问技术和ICB总线结合,设计了一种基于ICB总线的DMA控制器。通过软件仿真验证了该控制器的逻辑功能,仿真结果表明其能够正常稳定运行。

以DMA、甘油与DMF为保护剂的鸡精液冷冻技术体系比较研究

为筛选出高效、更具推广价值的鸡精液冷冻技术体系,以湘黄鸡和湘东鸡冻后精子活力、受精率与孵化率为检测指标,比较二甲基乙酰胺(Dimethylacetamide,DMA)细管、甘油细管与N,N-二甲基甲酰胺(N,N-Dimethylformamide,DMF)细管精液冷冻技术体系效果。结果显示:①DMA方案最适液氮面冷冻距离为1 cm,冻后平均精子活力湘东鸡为0.23,湘黄鸡为0.33;甘油方案最适液氮面冷冻距离为5 cm,冻后平均精子活力湘东鸡为0.41,湘黄鸡为0.36。②湘东鸡DMF方案平均冻后精子活力为0.15,极显著低于甘油与DMA(P<0.01)。③通过5轮输精,甘油方案平均受精率为45.35%,孵化率为60.31%,均极显著高于其他两类方案(P<0.01)。④甘油方案,公鸡26周龄组冻前精子活力与冻后活力极显著高于50周龄组(P<0.01)。结果表明,甘油细管是目前鸡精液冷冻保存建设的首选方案,应用时可先进行冷冻速率的优化,且应尽可能选择青壮年公鸡。

攸县麻鸭DMA细管精液简易冷冻技术优化研究

为改进攸县麻鸭N,N-二甲基乙酰胺(N,N-Dimethylacetamide,DMA)细管精液简易冷冻技术,本实验采用不同日龄(140~160日龄、360日龄)公鸭,以精子活力、受精率与孵化率为检测指标,优化采精方法、稀释液[FEB、B(Beltsville Poultry Semen Extender)、L(Lake)、LR(Lake and Ravie)]、冷冻速率[熏蒸高度(0.5~3 cm),熏蒸时间(1~7 min)]、DMA浓度(3%、6%、9%),以及模拟远距离运输精液制作冻精。结果显示:①在优化采精方法上,不捆绑母鸭双脚时采精时间(1.52 min)短于捆绑母鸭双脚(2.98 min)(P<0.05),二者单次采精量和精子活力无显著差异;140~160日龄组精液量(0.46 mL)与精子密度(7.29×10^(9)个/mL)均高于360日龄组(P<0.05),但精子活力差异不显著。②在稀释液筛选方面,B稀释液组的精子体外存活时间优于其他3种(P<0.05),LR稀释液组的冻精活力优于其他3种(P<0.05)。③在冷冻速率优化方面,熏蒸高度0.5 cm组优于1.5 cm组(P<0.05),与1.0 cm组无显著差异;优化后的熏蒸高度为0.5 cm,在此高度下熏蒸在1~7 min的冻精活力无显著差异,且2 min组最高。④在DMA浓度优化方面,各组冻精活力差异显著,6%浓度组最佳(P<0.05)。⑤精液稀释冷藏后模拟远距离运输制作冻精,采用优化参数制作的冻精组与原精组的受精率(81.36%vs.91.15%)、孵化率(83.83%vs.85.45%)无显著差异,冷藏时间0 h组与2、4 h组也无显著差异,但均优于8 h组(受精率45.52%、孵化率74.42%);每4 d输精1轮,4轮受精率总体呈现依次升高的趋势。因此,攸县麻鸭采用不捆绑母鸭双脚的诱情采精方式、LR稀释液、终浓度6%DMA冷冻保护剂,距离液氮面0.5 cm熏蒸2 min,且4 h内冷藏运输制作冻精可行。

基于FCM算法的DMA分区技术在城市供水管网管理中的应用

现阶段我国城市供水管网还不完善,同时随着时代的发展,管网老化、使用效果和效率等问题也随之浮现,因此对原有城市管网进行优化管理是亟待解决的问题。供水独立计量区(District Metered Area, DMA)是一种领先的供水管网管理运营模式,通过FCM算法对管网进行优化分区,既可以及时发现管网供水反常点,又可以推测出分区区域内的漏失情况、并帮助查找漏失点,减少管网漏失率和产销差率,对于管网优化管理等有着积极作用。

Flex-DMA:支持多模式高效传输的DMA系统设计

随着数据密集型科学和高通量应用的迅速发展,专用集成电路设计不断涌现,传输系统不再只有数据传输的需求。现有的一些直接存储器访问(Data Memory Access,DMA)设计可以支持高效的矩阵转置传输,但这些设计不能满足复杂的访存模式,也不具有灵活的可配置性,从而降低计算效率。针对这些问题设计了一种可配置的多模式传输系统Flex-DMA,该系统包含可配置的寄存器以及传输通道,拥有基础模式和单指令多数据(Single Instruction Multiple Data,SIMD)模式。因此,Flex-DMA可根据不同的数据传输需求选择不同的传输模式,灵活配置数据规模和数据格式,支持数据向量化转换、矩阵转置传输等功能。在大规模并行模拟框架中对Flex-DMA做性能评估,其结果表明,Flex-DMA在数据向量化处理中可以获得平均5.14倍的加速比。此外,与MT-DMA结构相比,Flex-DMA在矩阵转置传输中可以获得平均2.52倍性能提升。实验证明:Flex-DMA能满足复杂的访存模式和传输需求,在低传输时延下实现数据的重组和预处理。

基于AMBA总线协议的多请求DMAC设计及UVM验证

该文章提出一种新的传输技术--基于AMBA(Advanced Microcontroller Bus Architecture)总线的多请求DMAC(Direct Memory Access Controller)设计方法。该DMAC支持CPU通过APB总线来进行寄存器配置,通过AHB总线进行内存数据搬运,支持跨时钟域传输,支持链表传输模式,提高了DMAC系统的通用性,采用了内部多套请求寄存器以及内置轮询权重仲裁器的方式实现了多请求轮询传输模式,提高了DMA系统在面对多个传输请求时的灵活性,通过对比正常传输模式节省大量传输时间,实现了49%的效率提升。设计基于UVM(Universal Verification Methodology)验证平台,提出通用scoreboard设计方法快速定位DMA传输过程中数据比对出错位置,实现100%功能覆盖率。

带有ECC校验的DMA控制器设计

在片上系统(System On Chip,SoC)芯片中,直接存储器访问(Direct Memory Access,DMA)用于处理大量数据,但很少考虑对其内部信号的保护。本文提出了一种新的DMA控制器硬件架构,该架构结合了错误码纠正校验(Error Correcting Code,ECC)算法来增强数据保护。通过对DMA控制器在不同情形下的仿真验证,证实了本文所设计的系统切实可行,能够实现单比特数据错误自动纠错、多比特数据错误报告,对于车载SoC可以提供一定的参考价值。

利用统计CSI的DMA辅助无线携能通信传输方法

提出了一种利用统计信道状态信息(CSI)的动态超表面天线(DMA)辅助无线携能通信传输方法。考虑一个由DMA阵列代替传统天线阵列的基站、一个信息解码用户,以及一个能量收集用户构成的无线携能通信系统,将信道建模为莱斯空间相关信道,提出了平均收集能量和发送功率约束条件下的可达遍历速率最大化问题。首先,利用随机矩阵理论将优化问题转化为一个确定性的优化问题;然后,通过交替优化方法,设计了可达速率最大化和仅利用统计CSI的基站发送协方差矩阵和DMA权值矩阵。仿真表明,所提方法能达到通信速率和收集能量之间的最优折中。

一种可暂停的低功耗DMA控制器设计及验证

通过分析直接内存存取(DMA)控制器的工作原理和主要功耗来源,发现其在空闲状态时依然存在功耗较高的问题,为了解决空闲状态功耗损失问题以及满足DMA控制器实际传输过程中可能出现的暂停需求,提出了一种可暂停的低功耗DMA控制器设计方案。采用自适应时钟控制机制,通过加入时钟门控技术,根据DMA数据传输需求动态调整时钟,使DMA引擎模块功耗降低了62%。针对暂停需求,采用了一种可暂停的控制策略,通过加入暂停指令,实现对DMA传输的实时暂停和恢复,提高了DMA控制器的灵活性。为了保证DMA控制器功能的正确性和完备性,采用基于覆盖率驱动验证(CDV)的验证策略,划分DMA控制器的功能点,针对每个功能点编写测试用例,搭建通用验证方法学(UVM)仿真验证平台,进行大量随机测试和定向测试,给出了测试的结果以及完整的覆盖率分析结果。

基于STM32 DMA控制器的高效数据传输及应用

随着科技的发展,物探生产对物探装备的要求越来越高,微处理器连接外设越来越多,处理任务也越来越多。MCU大量工作都用在数据传输上,由于MCU内存较小,如何进行高效数据处理传输显得尤为重要。直接存储器访问可以实现在不占用MCU过多资源的情况下,直接从外设或内存中传输大量数据。本文以STM32F407VET6芯片为例,详细介绍DMA,并将其与UART串口相结合应用到NTRIP RTK数据传输中。实践证明,合理的DMA应用能够有效提高系统工作效率。

基于PCIeDMA缓冲池的流量控制协议

随着航空电子的发展,机载计算机对通信性能提出了更高的要求。PCIe总线的直接存储器存取(Direct Memory Access,DMA)通信方式凭借高吞吐量、低时延及低中央处理器(Central Processing Unit,CPU)占用率等优势,广泛应用于嵌入式计算机通信。在复杂网络拓扑的PCIe架构中,由于通信节点接收数据和发送数据的协议差异或中间介质差异,导致入向流量和出向流量速率不匹配,造成数据缺失。因此,文章设计了一种基于PCIeDMA缓冲池的流量控制协议,以控制模块间的通信流量。利用多级缓冲技术,在节点中配置环形缓冲池,可回收利用总线空间。利用同步互斥技术为高速数据转发争取时间,避免了多节点设备转发数据出现滞后性和数据缺失问题。

DMA分区模式在城乡供水一体化建设中的运用分析

为解决城乡供水一体化建设中的管网漏损问题,实现对城乡供水的精细化管理,尝试将区域供水计量区(district metered area, DMA)分区模式应用到供水一体化建设,依据相关标准,实施城乡供水统筹布局,安装建设分区计量监测系统,以确保水资源的利用效率。通过DMA分区,对分区供水进行集成处理,使供水系统实现统一管理、统一监控,提高了水资源的利用效率,有助于解决供水系统中的水压、水质、漏水等问题。

多通道DMA传输测控信号方法

研究了现有测控系统ZYNQ平台中数据传输的两种主要方式,提出了一种全新的多通道DMA传输方法。该方法采用虚通道设计思路,以多通道连续DMA存储+一次性遍历方式,有效减少了ZYNQ平台中PS单元参与数据搬移的过程,大幅提高了数据收发两端的存储能力,可用于数据量大或实时性要求高的应用场景中。

基于STM32的DMA共性技术分析及应用

数据传输是微控制器运行中必不可缺少的操作,CPU绝大部分时间也都花费在数据的搬运上。直接存储器访问(Direct Memory Access,DMA)是大多数处理器中提高数据传输速度的方式之一。在分析了多种微控制器芯片中DMA控制器工作原理的基础上,总结出其共性技术,从而提出一种基于STM32L431RC芯片的基础构件封装方式,并将其与UART串口相结合应用到实践中。实践证明,DMA具有传输速度快、准确率高等优点,同时也提高了CPU的工作效率。

适用于可重构网络安全处理器的链式多通道分组DMA

为了提高可重构网络安全处理器中CPU、密码模块和网卡等各功能部件之间的数据传输效率,提出了一种链式多通道分组直接存储器存取(direct memory access,DMA)传输方式,设计了链式多通道分组DMA的硬件架构,使用65 nm CMOS工艺标准单元库对链式多通道分组DMA进行了ASIC实现并搭建了仿真验证平台,结果表明使用链式多通道DMA的可重构网络安全处理器内部通信性能明显提升.

中国系统性金融风险与价格型货币政策传导效应研究——基于DMA-TVP-FAVAR模型和MS-VAR模型的实证分析

监测系统性金融风险以及识别该风险对货币政策操作效果的影响,对于平衡稳增长与防风险具有重大现实价值。创新性地应用DMA-TVP-FAVAR模型从动态视角搭建中国系统性金融风险指数,并借助MS-VAR模型评估金融风险对价格型货币政策产出效应、价格效应的非线性影响。研究发现:货币市场在中国金融体系中具有重要地位,防范金融风险离不开货币市场平稳运行,银行业、股票市场、房地产业、外汇市场在中国系统性金融风险指数中虽占比有限,但相对重要性上升。中国系统性金融风险具有明显的两区制特征,并且维持高风险区制的持续性更强。在系统性金融风险作用下,价格型工具的操作效果呈现非对称性,金融风险的存在大幅削弱了货币政策有效性,为实现宏观调控目标,中央银行有必要加大货币政策操作力度。研究工作有助于建立起具有中国特色的系统性金融风险应对机制。

PCIe总线DMA高速传输系统的设计与实现

针对数据传输系统中外设带宽受限、有效带宽低的问题,设计了一种PCIe总线的DMA高速传输系统。以FPGA为控制核心,采用PIO操作与DMA操作分时组合的控制模式实现全双工DMA读写通道的传输层协议。PIO操作配合中断实现指令与状态实时收发,DMA模块设计了一种两段式切片的裁剪机制实现PCIe协议的传输长度控制,发送模块设计请求仲裁逻辑实现请求事务的优先级仲裁,接收模块采用本地缓存TAG标号的方法实现请求回应的实时管理并解决回应乱序问题。最后通过时钟计数的方法测试传输速度,分析了影响读写传输速度的制约因素。经验证,DMA写操作有效带宽已经达到75%,非常接近80%的理论极限,DMA读操作也达到了60%。本设计解决了高速数据传输系统中的带受限宽问题,具有一定的工程应用价值。

基于PCIE总线架构的DMA控制器设计

阐述一种适用于PCIE硬件加速卡结构的DMA控制器的设计,该控制器支持由流式数据传输向地址数据传输的转换,它由PC端配置启动,通过读取主机内存中的描述符链表来主动发起分散数据块的连续传输,提供复数的双向DMA传输通道。

基于AXI总线复用的DMA数据传输结构设计

常规多通道DMA数据传输结构应用在多传感器接入式人工智能平台时,随着传感器类型和数量的增加,在通道协议转换、AXI总线扩展过程中会消耗大量的FPGA逻辑和存储资源,容易产生逻辑拥塞,增加工具布线难度。与此同时,封闭式的AXI系统缺乏对通道差异控制的灵活性,难以适应人工智能平台多模式数据传输需求。因此,设计了一种AXI总线复用方式的DMA数据传输结构,该设计可以极大地缩减AXI总线数量,降低FPGA资源消耗和工具布线用时,方便地引入附加逻辑实现多模式DMA数据传输,为人工智能平台提供灵活高效的多源数据获取机制。