一种DDS/PLL混合型高分辨率频率合成器

本文利用直接数字频率合成器频率分辨率高和相位噪声低而锁相环频率合成器输出频率高和对鉴相输入呈现窄带特性的优点，用ＳＴＥＬ一１１７５ＤＤＳ芯片设计了一个高分辨率正弦信号产生器，并以此推动锁相环进行倍频。通过这种 ＤＤＳ／ＰＬＬ混合型频率合成器，得到了中心频率为 ３８ＭＨｚ的高分辨率正弦信号。本文给出了电路设计过程及测试结果。

DDS+PLL组合系统及实例

本文介绍了DDS +PLL系统的实现方案和特点 ,指出了设计DDS +PLL系统的注意事项 ,并通过实例证明DDS +PLL系统能够实现较高的频谱质量 ,具有一定的实用价值。

DDS激励PLL频率合成器的研究

频率合成器是现代通信设备的重要组成部分。首先介绍频率合成技术，然后分析了倍频式ＤＤＳ激励ＰＬＬ频率合成器的噪声性能。

基于DDS与PLL的C波段宽带线性扫频源

利用直接数字频率合成（DDS）和锁相环（PLL）技术相结合的混合频率合成方案,研制了一种C波段宽带、高频率分辨率、快速线性扫频的频率源。为了给PLL提供低相位噪声的宽带扫频参考信号,选用ADI的DDS芯片AD9914,并利用阶跃恢复二极管（SRD）高次倍频电路结合二倍频器产生高达3400 MHz的时钟信号。通过上位机配置AD9914内部频率调谐字和数字斜坡发生器,产生512.5-987.5 MHz的扫频参考信号,其频率分辨率可精细到赫兹量级。选用低附加噪声的鉴相器和宽带VCO芯片设计C波段锁相源,在宽带工作频率范围内对DDS扫频信号进行快速跟踪,并有效抑制杂散信号。实测结果表明,该扫频源工作频率为4.1-7.9 GHz,在频率分辨率配置为0.38 MHz时,单向扫频周期为1 ms,扫频线性度为1.58×10-6。单频点输出时相位噪声优于-114 dBc/Hz@10 kHz和-119 dBc/Hz@100 kHz,杂散抑制优于69 dBc。

脉间Costas FH高分辨毫米波雷达信号的DDS实现

介绍了一种高分辨率雷达信号 (脉间CostasFH信号 )和直接数字合成 (DDS)技术 .给出了脉间CostasFH信号与步进频率脉冲雷达信号的统一表达形式 ,以及用“频率挑选矩阵”从DDS所产生的信号集合中产生脉间跳频信号的方法 .使用该种方法 。

频率合成技术发展概述

随着电工电子技术的不断发展,人们对频率源的要求越来越高,频率合成技术也跟着不断发展,本文介绍了自频率合成技术理论形成以来的三代发展过程。

一种C波段跳频频率源设计

采用直接数字频率合成激励锁相环方案,基于现场可编程门阵列串行高速控制方式,设计并实现了一种低杂散、低相位噪声的C波段雷达跳频频率源。通过对有源环路滤波器参数和印制电路板的优化设计,使相位噪声和杂散等关键指标得到了极大改善。对系统设计方案、m序列发生器、跳频时间和相位噪声模型做了详细的理论分析和估算。测试结果表明:在7.5 GHz处,相位噪声≤-100 dBc/Hz@100 kHz,杂散电平≤-65 dBc,跳频时间≤10μs,输出功率>10 dBm,实测结果满足产品的设计指标要求。

伪随机序列捷变频跳频频率合成器的研制

研究一种跳频通信机低杂散、低相噪快速捷变频率合成器的实现途径 .该合成器采用 DDS芯片 (AD985 2 )激励 PLL(Q32 36 )的方案 ,控制单元采用 TI公司的 DSP芯片TMS32 0 C31,将 DDS极高的频率分辨力与锁相式频率合成器较高的工作频率结合起来 ,获得了更高的频率合成性能 .其主要技术指标为 :相位噪声小于 - 10 0 d B/ Hz(偏离载频1k Hz处 ) ,杂散电平小于 - 6 0 d B.

基于DDS的快速跳频源设计

在简要介绍跳频通信技术的发展概况及跳频源合成主要方法的基础上,针对目前普遍采用的DDS技术,详细分析了其输出频谱特性,并由此引出了基于DDS的跳频源设计方案,然后详细分析了设计原理、实现的可行性以及软件的设计和流程图,同时对主要芯片的性能指标及特点作了说明。此设计通过优化,提高了各项性能指标,对整体跳频通信收发机的性能有了很大的提升。

C波段小型化低相噪全相参频率综合器

提出了一种小型低相噪、低杂散的C波段全相参频率综合器设计方案。基带信号由DDS芯片产生,通过对环路滤波器和电路印制板的优化设计改善相噪和杂散性能,并与PLL输出的C波段点频信号进行上变频,得到所需信号。介绍了实现原理、相位噪声模型及设计方法。测试结果表明,在7.8GHz处,频综相位噪声≤-103dBc/Hz@100kHz,杂波抑制≤-61dBc。

基于ADF4350与AD9913的跳频频率合成器设计

很多系统对频率合成器的频率捷变性能和相位噪声特性提出了越来越高的要求。介绍了基于锁相环ADF4350与DDSAD9913的跳频频率合成器的设计与实现方法。通过对跳频理论与锁相环技术理论研究，以及对ADF4350锁相环内部结构进行分析，设计了基于ADF4350与AD9913的900—4000MHz跳频频率合成器。测试结果表明，输出信号相位噪声优于-86dBe／Hz@10kHz，频率步进0．76Hz，频率转换时间优于175μs，频率合成器性能良好。

软件无线电实现快速跳频通信

基于软件无线电的技术,给出了一种快速跳频通信的实现方案。采用 DSP芯片控制DOS集成芯片AD9854实现快速跳频,本文介绍了跳频通信系统的硬件结构和软件设计。

频率合成技术发展与应用

本文介绍了频率合成技术的发展历程,比较了各类频率合成技术的优缺点,并简单介绍了频率合成器设计和微波电路计算机辅助设计软件。

应用DDS芯片AD9850实现跳频

介绍用自制小键盘 (4× 4 )输入所要求的输出频率值 ,用 89C51单片微机控制直接数字频率合成器 DDS实现跳频的过程 ,及单片微机控制系统的硬件结构、软件设计和采用 DDS专用芯片

频率合成新技术及其应用

分析了锁相频率合成、直接数字式频率合成和混合式频率合成新技术,阐述了频率合成技术的新进展及发展趋势,介绍了频率合成技术在现代通信与电子系统中的各种应用。

基于AD9850高频信号源设计

文中主要论述AD9850工作原理及利用该芯片实现的高频信号源系统。为了得到更宽频率范围的频率输出,本系统采用了先进的DDS+PLL技术。该高频信号源可实现FM调制方式,幅值和频率均可调,频率范围为10kHz～100MHz。

C波段宽带线性调频信号源的设计

宽带线性调频信号源在通信、雷达和仪器中有着广泛的应用。传统的线性调频信号产生方法有先天性的缺陷,本文介绍了一种基于DDS和PLL的C波段宽带线性调频信号源的设计方法。这种方法巧妙地使DDS和PLL进行优势互补,可产生带宽达1GHz的高线性度线性调频信号。实验表明,这种方法能够完全补偿VCO的非线性,并且具有简单易行,可编程,可扩展,实用性强等优点,所产生的线性调频信号具有带宽宽、相位噪声低、频率分辨率高等特性,能够满足精密测距雷达对线性调频电路的技术要求。

基于FPGA频率合成技术

文章探讨了一种基于 FPGA的跳频通信系统频率合成技术实现方案。它将多种专用芯片的功能集成在一片大规模 FPGA芯片上 。

基于并行DDS的QPSK调制和宽带跳频技术

针对通信终端测试领域中需要产生宽带调制和跳频信号的应用需求,在并行DDS算法的基础上,合理设计软硬件架构,完成了单载波信号、QPSK调制信号和跳频信号的合成,并通过软件补偿减小实际信号的频率偏差。实验证明,该方法可以产生0~1GHz范围内的单载波信号、调制信号和跳频信号,频差比不补偿时降低一个数量级,调制信号带宽达80MHZ,跳频速率可达到4000跳每秒,信号性能符合实际需求。

一种宽带高速跳频载波频综结构的设计

将DDS（直接数字合成）与PLL（锁相环）频率合成技术相结合,采用多环并列流水线结构,设计出混合扩/跳频系统的载波频率综合单元。利用DDS技术可实现频率分辨率高、转换时间快等要求,利用PLL技术可实现杂散抑制性能高、扩展宽带等要求,并采用多环并列硬件结构保证了系统的跳变速度和宽频带指标。经闭环测试平台的测试,系统达到350～1800MHz带宽可变,频率跳变速度10 000跳/s可变,杂散抑制优于-80dBc。文章首先给出详细的硬件设计方案及其实现,同时理论分析了个各项指标的优化,最后给出闭环测试平台的搭建以及最终测试结果。