期刊文献+
共找到16篇文章
< 1 >
每页显示 20 50 100
无线局域网射频前端VCO及高速双模预分频器设计
1
作者 徐勇 赵斐 王志功 《解放军理工大学学报(自然科学版)》 EI 2004年第3期42-45,共4页
论述了一种应用于 80 2 .1 1 a无线局域网射频前端高速频率合成器中两个关键模块的设计 :负阻 LC压控振荡器 ( VCO)与高速双模分频器 ( DMP)的射频全芯片集成。采用 0 .1 8μm CMOS工艺 ,1 .8V电压下进行仿真 ,VCO仿真偏离 4.5 GHz中心... 论述了一种应用于 80 2 .1 1 a无线局域网射频前端高速频率合成器中两个关键模块的设计 :负阻 LC压控振荡器 ( VCO)与高速双模分频器 ( DMP)的射频全芯片集成。采用 0 .1 8μm CMOS工艺 ,1 .8V电压下进行仿真 ,VCO仿真偏离 4.5 GHz中心频率 5 0 0 k Hz时 ,相位噪声为 - 1 1 9d Bc/Hz,VCO调谐范围为1 5 %。除 8/9双模预分频器实现了高速、低抖动、低功耗设计。均方差抖动 9ps,核心部分电源电流消耗 3.9m A。 展开更多
关键词 锁相环 压控振荡器 双模分频器
下载PDF
基于可调谐LC谐振回路的双频VCO
2
作者 戚玉华 沈钊 《现代雷达》 CSCD 北大核心 2017年第8期63-66,共4页
采用嵌有交叉耦合晶体管对的LC谐振回路结构,利用其固有的多种振荡模式,设计了一款用于多标准射频收发器的压控振荡器(VCO)。该电路通过变容管开关偏置的作用,操作于高频串联谐振和低频并联谐振两个模式,并且输出的所有频率都与谐波无... 采用嵌有交叉耦合晶体管对的LC谐振回路结构,利用其固有的多种振荡模式,设计了一款用于多标准射频收发器的压控振荡器(VCO)。该电路通过变容管开关偏置的作用,操作于高频串联谐振和低频并联谐振两个模式,并且输出的所有频率都与谐波无关。通过累积型MOS变容管的调谐作用对LC谐振回路的节点阻抗进行改变,实现振荡器在两个模式下的切换。基于TSMC 0.18μm 1P6M CMOS工艺实现文中所提出的VCO,测试表明:该VCO的振荡频率为2.92 GHz^3.23 GHz和7.31 GHz^8.2 GHz,该两个频带的相位噪声分别为-128.22 d Bc/Hz@1 MHz和-123.2 d Bc/Hz@1 MHz。 展开更多
关键词 交叉耦合晶体管对 双频vco 串联谐振 并联谐振
下载PDF
一种新颖的正交输出伪差分环形VCO的设计 被引量:4
3
作者 房军梁 张长春 +3 位作者 陈德媛 郭宇锋 刘蕾蕾 方玉明 《南京邮电大学学报(自然科学版)》 北大核心 2014年第2期100-104,共5页
设计了一种基于标准0.18μm CMOS工艺的4级延迟单元的全差分环形压控振荡器。提出了一种新颖的环形振荡器电路结构,通过结合控制耦合强度与改变负载电阻值的方法,改善了单一技术在有限的电压范围内的调谐线性度,实现整个电压范围内的高... 设计了一种基于标准0.18μm CMOS工艺的4级延迟单元的全差分环形压控振荡器。提出了一种新颖的环形振荡器电路结构,通过结合控制耦合强度与改变负载电阻值的方法,改善了单一技术在有限的电压范围内的调谐线性度,实现整个电压范围内的高调谐线性度;采用双通路技术提高了振荡频率,同时运用交叉耦合正反馈减少输出电平翻转时间,改善相位噪声特性,提高性能。后仿真结果表明,在电源电压为1.8 V时,VCO的中心频率为2.8 GHz,核心电路的功耗为18.36 mW,调谐范围为2.05 GHz^3.35 GHz,当频率为2.8 GHz时,相位噪声为-89.6 dBc/Hz@1 MHz。 展开更多
关键词 环形压控振荡器 双通路 相位噪声 线性度
下载PDF
宽带低相噪双核压控振荡器 被引量:1
4
作者 廖一龙 张浩 《微波学报》 CSCD 北大核心 2023年第6期80-84,共5页
基于同相耦合拓扑结构,分析并设计了一款双核压控振荡器(VCO)。该电路通过将两个相同VCO核的输出同相相连,实现了在不降低谐振腔Q值和输出信号幅度的前提下,将谐振腔的有效电感值减小一半,从而降低了输出信号的相位噪声。该芯片采用TPS ... 基于同相耦合拓扑结构,分析并设计了一款双核压控振荡器(VCO)。该电路通过将两个相同VCO核的输出同相相连,实现了在不降低谐振腔Q值和输出信号幅度的前提下,将谐振腔的有效电感值减小一半,从而降低了输出信号的相位噪声。该芯片采用TPS 65 nm RFSOI CMOS工艺制造,包括焊盘在内的芯片面积为1.04 mm~2。测试结果表明,该VCO可以在8.600~12.148 GHz (34.2%)的宽频带范围内连续工作,并在8.841 GHz处测试的相位噪声为-108.63 dBc/Hz@1 MHz。当电源电压为1.2 V且不考虑测试缓冲器时,该双核VCO消耗电流为9.2~11.1 m A,对应含调谐范围的优值(FOM_T)为-183.39~-187.13 d Bc/Hz。 展开更多
关键词 双核压控振荡器 同相耦合拓扑结构 低相噪 宽频带
下载PDF
双耦合跨导增强型低功耗压控振荡器
5
作者 余启龙 蔡孟冶 姜岩峰 《半导体技术》 CAS 北大核心 2023年第4期328-334,共7页
设计了一种工作于Ku波段和Ka波段的新型电容电感压控振荡器(LC VCO),具有低功耗和低相位噪声的优点。Ku波段的信号由交叉耦合LC VCO产生,在此基础上利用PMOS push-push倍频器结构,将信号频率由Ku波段扩展到Ka波段。采用互补型交叉耦合... 设计了一种工作于Ku波段和Ka波段的新型电容电感压控振荡器(LC VCO),具有低功耗和低相位噪声的优点。Ku波段的信号由交叉耦合LC VCO产生,在此基础上利用PMOS push-push倍频器结构,将信号频率由Ku波段扩展到Ka波段。采用互补型交叉耦合对结构,通过电流复用技术,提高信号的输出摆幅。同时该结构通过电容分裂技术和栅极漏极阻抗平衡技术,降低了功耗和相位噪声。该双频段VCO芯片基于0.13μm CMOS工艺实现,尺寸为0.88 mm×0.64 mm。测试结果表明,在1.25 V电源电压下,该VCO的功耗为2.25 mW。14.53 GHz时,该VCO在偏移中心频率1 MHz和10 MHz处的输出相位噪声分别为-115.3 dBc/Hz和-134.8 dBc/Hz,29.08 GHz时的输出相位噪声分别为-109.67 dBc/Hz和-129.23 dBc/Hz。 展开更多
关键词 压控振荡器(vco) 双频段 倍频器 电容分裂技术 相位噪声
下载PDF
超宽带压控振荡器电路的设计 被引量:2
6
作者 赵建欣 廖春连 《中国集成电路》 2022年第4期43-48,共6页
基于多频段一体化通信、雷达无线电跳频通信以及短波通信系统对低噪声、大带宽等性能的需求,提出了一种低相噪、低功耗、片上面积小、超宽带的压控振荡器电路结构。双核VCO的结构覆盖了12GHz-24GHz的超宽带正交频率输出范围,采用CMOS工... 基于多频段一体化通信、雷达无线电跳频通信以及短波通信系统对低噪声、大带宽等性能的需求,提出了一种低相噪、低功耗、片上面积小、超宽带的压控振荡器电路结构。双核VCO的结构覆盖了12GHz-24GHz的超宽带正交频率输出范围,采用CMOS工艺库进行了设计仿真和版图设计,版图设计面积为0.4mm×0.65 mm。仿真结果表明,宽带压控振荡器在TT工艺角下的调谐频率能覆盖11.79~25.15GHz的超宽范围,24GHz工作频率下,1MHz频偏处相位噪声能达到-100dBc/Hz,且电路总功耗不超过33mW。 展开更多
关键词 压控振荡器 宽带 双核vco CMOS工艺
下载PDF
一种超宽带频率综合器电路的设计与实现 被引量:2
7
作者 赵建欣 廖春连 《电子与封装》 2022年第7期38-43,共6页
基于超宽带射频(RF)收发电路的应用,设计了一种正交输出的超宽带、全集成并且可重构的频率综合器,可适用于25 MHz~12 GHz工作频段的射频接收、发射电路中射频信号的上变频和下变频处理。采用电荷泵频率综合器作为整体实现架构,使用双核... 基于超宽带射频(RF)收发电路的应用,设计了一种正交输出的超宽带、全集成并且可重构的频率综合器,可适用于25 MHz~12 GHz工作频段的射频接收、发射电路中射频信号的上变频和下变频处理。采用电荷泵频率综合器作为整体实现架构,使用双核压控振荡器(VCO)覆盖频率范围,利用多级级联本振信号生成技术产生本振信号,实现了适用于多频段一体化通信、雷达无线电跳频、软件定义无线电的频率综合器。采用CMOS工艺进行了设计仿真和流片,芯片尺寸为0.658 mm×1.2 mm。测试结果表明,12 GHz相位噪声不大于-85 dBc/Hz@100 kHz offset,电路典型总功耗为203 mW。 展开更多
关键词 频率综合器 超宽带 双核压控振荡器 CMOS工艺
下载PDF
基于相位噪声分析的交通信息采集雷达设计 被引量:2
8
作者 杨明辉 许杰 孙晓玮 《电子与信息学报》 EI CSCD 北大核心 2009年第11期2591-2595,共5页
为了满足智能交通领域(ITS)信息采集需要,该文设计了一种K波段双模式交通信息采集雷达,其两个工作模式为调频连续波(FMCW)和单频连续波(CW)模式。由于对压控振荡器(VCO)直接作为CW测速雷达的振荡源的研究较少,所以该文对在单频连续波(CW... 为了满足智能交通领域(ITS)信息采集需要,该文设计了一种K波段双模式交通信息采集雷达,其两个工作模式为调频连续波(FMCW)和单频连续波(CW)模式。由于对压控振荡器(VCO)直接作为CW测速雷达的振荡源的研究较少,所以该文对在单频连续波(CW)模式下VCO的相位噪声以及雷达作用距离对测速误差的影响进行分析。此外该文还通过测速对比实验,得出在短距离应用条件下,虽然以MMICVCO为振荡源的双模雷达的测速精度不如以低相位噪声锁相环振荡器(PLL)为振荡源的单一CW雷达,但两者相差很小。通过分析和实验可以得出,相位噪声对速度误差的影响会随着作用距离的缩短而减小。该双模雷达工作在CW模式并进行短距离测速时,能满足一般民用交通雷达测速精度的要求。 展开更多
关键词 双模式雷达 相位噪声 测速误差 压控振荡器
下载PDF
1.25Gbps串并并串转换接收器的低抖动设计 被引量:4
9
作者 刘玮 肖磊 杨莲兴 《固体电子学研究与进展》 CAS CSCD 北大核心 2009年第1期99-105,共7页
对1.25Gbps应用于千兆以太网的低抖动串并并串转换接收器进行了设计,应用了带有频率辅助的双环时钟数据恢复电路,FLL扩大了时钟数据恢复电路的捕捉范围。基于三态结构的鉴频鉴相从1.25Gbps非归零数据流中提取时钟信息,驱动一个三级的电... 对1.25Gbps应用于千兆以太网的低抖动串并并串转换接收器进行了设计,应用了带有频率辅助的双环时钟数据恢复电路,FLL扩大了时钟数据恢复电路的捕捉范围。基于三态结构的鉴频鉴相从1.25Gbps非归零数据流中提取时钟信息,驱动一个三级的电流注入环形振荡器产生1.25GHz的低抖动时钟。从低抖动考虑引入了均衡器。该串并并串转换接收器采用TSMC0.35μm2P3M3.3V/5V混合信号CMOS技术工艺。测试结果表明了输出并行数据有较好的低抖动性能:1σ随机抖动(RJ)为7.3ps,全部抖动(TJ)为58mUI。 展开更多
关键词 低抖动 时钟数据恢复电路 压控振荡器 双环 鉴相器 串并并串转换
下载PDF
2.488 Gbit/s时钟数据恢复电路的设计
10
作者 杨丽燕 刘亚荣 王永杰 《半导体技术》 CSCD 北大核心 2017年第5期340-346,357,共8页
利用Cadence集成电路设计软件,基于SMIC 0.18μm 1P6M CMOS工艺,设计了一款2.488 Gbit/s三阶电荷泵锁相环型时钟数据恢复(CDR)电路。该CDR电路采用双环路结构实现,为了增加整个环路的捕获范围及减少锁定时间,在锁相环(PLL)的基础上增加... 利用Cadence集成电路设计软件,基于SMIC 0.18μm 1P6M CMOS工艺,设计了一款2.488 Gbit/s三阶电荷泵锁相环型时钟数据恢复(CDR)电路。该CDR电路采用双环路结构实现,为了增加整个环路的捕获范围及减少锁定时间,在锁相环(PLL)的基础上增加了一个带参考时钟的辅助锁频环,由锁定检测环路实时监控频率误差实现双环路的切换。整个电路由鉴相器、鉴频鉴相器、电荷泵、环路滤波器和压控振荡器组成。后仿真结果表明,系统电源电压为1.8 V,在2.488 Gbit/s速率的非归零(NRZ)码输入数据下,恢复数据的抖动峰值为14.6 ps,锁定时间为1.5μs,功耗为60 mW,核心版图面积为566μm×448μm。 展开更多
关键词 时钟数据恢复(CDR)电路 双环路结构 锁相环(PLL) 压控振荡器(vco) 相位抖动
下载PDF
一种7-8双模预分频△∑Fractional-N频率综合器① 被引量:1
11
作者 王文波 毛陆虹 +2 位作者 肖新东 谢生 张世林 《高技术通讯》 CAS CSCD 北大核心 2012年第12期1286-1291,共6页
设计了一种应用于超高频射频识别(UHFRFID)阅读器的A∑Fractional-N频率综合器。该频率综合器采用开关电容阵列结构实现了调谐范围为750—950MHz的压控振荡器,使用电流模式逻辑(CML)结构D触发器实现了7—8双模预分频,频率精度设计... 设计了一种应用于超高频射频识别(UHFRFID)阅读器的A∑Fractional-N频率综合器。该频率综合器采用开关电容阵列结构实现了调谐范围为750—950MHz的压控振荡器,使用电流模式逻辑(CML)结构D触发器实现了7—8双模预分频,频率精度设计为1.98kHz,电路基于UMC0.181xm2层多晶6层金属CMOS工艺实现,芯片面积为1700μm×1950μm。仿真结果表明系统建立时间小于1001xs。系统相位噪声的Matlab仿真结果为-115dBc/Hz@500kHz。测试结果显示电源电压1.8V时功耗15mA,总输出相位噪声为-111.45dBc/Hz@500kHz,测试的输出频率较好地符合预置输出频率。 展开更多
关键词 超高频射频识别(UHF RFID)阅读器 频率综合器 压控振荡器(vco) 7—8 双模预分频 △∑调制器
下载PDF
低噪声双环路压控振荡器的设计 被引量:1
12
作者 路小龙 高博 +1 位作者 龚敏 薛兵 《微电子学》 CAS CSCD 北大核心 2015年第3期315-319,共5页
基于SMIC 65nm CMOS RF工艺库,设计了一款低噪声差分型双环路压控振荡器。针对振荡器中的延迟单元,引入PMOS交叉耦合正反馈技术,以提高输出波形的摆幅;采用Maneatis负载结构,改善输出波形的对称性;利用次级延迟环路输入MOS管的开关作用... 基于SMIC 65nm CMOS RF工艺库,设计了一款低噪声差分型双环路压控振荡器。针对振荡器中的延迟单元,引入PMOS交叉耦合正反馈技术,以提高输出波形的摆幅;采用Maneatis负载结构,改善输出波形的对称性;利用次级延迟环路输入MOS管的开关作用,减小振荡周期中PMOS管的沟道热噪声对输出节点的影响,以提高相位噪声性能。后仿真结果表明,在1.2V电源电压下,可控电压调节范围为0.1-0.7V时,输出频率调谐范围为3.8-1.63GHz,在振荡频率为3.8GHz处的相位噪声为-100.4dBc/Hz@1 MHz,在1.63GHz处的相位噪声为-103.5dBc/Hz@1 MHz,功耗为13.2mW。 展开更多
关键词 压控振荡器 Maneatis结构 双环路 相位噪声
下载PDF
带有自适应频率校准单元的26~41 GHz锁相环
13
作者 唐人杰 王卡楠 +1 位作者 周小川 桂小琰 《微电子学》 CAS 北大核心 2019年第4期462-466,共5页
采用45 nm SOI CMOS工艺,设计了一种带有自适应频率校准单元的26~41 GHz锁相环。该锁相环包括输入缓冲器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、高速时钟选通器、分频器和频率数字校准单元。采用了基于双LC-VCO的整数分频锁相... 采用45 nm SOI CMOS工艺,设计了一种带有自适应频率校准单元的26~41 GHz锁相环。该锁相环包括输入缓冲器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、高速时钟选通器、分频器和频率数字校准单元。采用了基于双LC-VCO的整数分频锁相环,使用了自适应频率选择的数字校准算法,使得锁相环能在不同参考时钟下自适应地调整工作频率范围。仿真结果表明,该锁相环的输出频率能够连续覆盖26~41 GHz。输出频率为26 GHz时,相位噪声为-103 dBc/Hz@10 MHz,功耗为34.64 mW。输出频率为41 GHz时,相位噪声为-96 dBc/Hz@10 MHz,功耗为35.44 mW。 展开更多
关键词 锁相环 自适应数字校准 vco
下载PDF
A dual-band quadrature VCO with gain proportional to oscillation frequency
14
作者 朱文锐 杨海钢 +1 位作者 高同强 张辉 《Journal of Semiconductors》 EI CAS CSCD 2013年第8期84-89,共6页
This paper presents a novel dual-band quadrature voltage controlled oscillator(VCO) with the gain proportional to the oscillation frequency.Frequency synthesizers with this VCO can reduce the bandwidth fluctuation o... This paper presents a novel dual-band quadrature voltage controlled oscillator(VCO) with the gain proportional to the oscillation frequency.Frequency synthesizers with this VCO can reduce the bandwidth fluctuation over all the frequency ranges without compensation or calibration.Besides the original switched capacitor array, an extra switched varactor array is adopted for the implementation of the proposed VCO.The tuning technique of changing the values of the capacitor and varactor at the same ratio is also derived.For verification purposes, a 2.5 G/3.5 G dual-band quadrature VCO is fabricated in a 0.13μm CMOS process for WiMAX applications. Measurement results show that the VCO gain is closely proportional to the oscillation frequency with±16%variation over the entire frequency range.The phase noise is -138.15 dBc/Hz at 10 MHz from the 2.5 GHz carrier and -137.44 dBc/Hz at 10 MHz from the 3.5 GHz carrier. 展开更多
关键词 vco dual-band tuning technique constant bandwidth
原文传递
正交输出、双调谐、高性能4.488GHz环形振荡器设计 被引量:1
15
作者 邓晶晶 李宁 +2 位作者 李巍 陈丹凤 任俊彦 《复旦学报(自然科学版)》 CAS CSCD 北大核心 2008年第6期743-748,754,共7页
设计了一个4级延迟单元的环形振荡器,通过采用2条辅助通路结构,实现了振荡器的双调谐功能和高的FOM(figure of merit)值.设计采用Jazz 0.18μm CMOS工艺,在1.6 V电源电压下的电流消耗为18.98mA.后仿真结果显示,VCO输出中心频率和增益分... 设计了一个4级延迟单元的环形振荡器,通过采用2条辅助通路结构,实现了振荡器的双调谐功能和高的FOM(figure of merit)值.设计采用Jazz 0.18μm CMOS工艺,在1.6 V电源电压下的电流消耗为18.98mA.后仿真结果显示,VCO输出中心频率和增益分别为4.488 GHz和147 MHz/V,频率粗调谐范围为1.42GHz.频偏1 MHz处的相位噪声为-104.3 dBc/Hz.在频偏1 MHz和5 MHz处FOM值分别为169.1和173.39. 展开更多
关键词 环形振荡器 双调谐 辅助前馈通路
原文传递
A 900 MHz fractional-N synthesizer for UHF transceiver in 0.18μm CMOS technology
16
作者 毛旭瑞 黄北举 陈弘达 《Journal of Semiconductors》 EI CAS CSCD 2014年第12期94-100,共7页
A 900 MHz fractional-N synthesizer is designed for the UHF transceiver. The VCO with a 4 bits capacitor bank covers 823–1061 MHz that implements 16(2^4)sub-bands. A 7/8 dual-modulus prescaler is implemented with a ... A 900 MHz fractional-N synthesizer is designed for the UHF transceiver. The VCO with a 4 bits capacitor bank covers 823–1061 MHz that implements 16(2^4)sub-bands. A 7/8 dual-modulus prescaler is implemented with a phase-switching circuit and high-speed flip–flops, which are composed of source coupled logic. The proposed synthesizer phase-locked loop is demonstrated with a 50 k Hz band width by a low 12.95 MHz reference clock, and offers a better phase noise and band width tradeoff. To reduce the out-band phase noise, a 4-levels 3-order single-loop sigma–delta modulator is applied. When its relative frequency resolution is settled to 10^-6, the testing results show that the phase noises are –120.6 dBc/Hz at 1 MHz and –95.0 dBc/Hz at 100 k Hz. The chip is2.1 mm^2 in UMC 0.18μm CMOS. The power is 36 m W at a 1.8 V supply. 展开更多
关键词 UHF RFID reader frequency synthesizer vco 7/8 dual-modulus prescaler △Σ modulator
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部