期刊文献+
共找到25篇文章
< 1 2 >
每页显示 20 50 100
基于XOR和量子傅里叶变换的多量子图像秘密共享方案 被引量:1
1
作者 钱学行 徐光宝 姜东焕 《数学建模及其应用》 2023年第3期50-58,共9页
安全的图像数据共享是无线网络中一个值得探索的课题.本文提出了一种基于异或(XOR)和量子傅里叶变换的多量子图像秘密共享方案.在共享过程中,首先,通过XOR运算操作对一个量子秘密图像进行预处理;其次,通过哈希函数生成的密钥对这些图像... 安全的图像数据共享是无线网络中一个值得探索的课题.本文提出了一种基于异或(XOR)和量子傅里叶变换的多量子图像秘密共享方案.在共享过程中,首先,通过XOR运算操作对一个量子秘密图像进行预处理;其次,通过哈希函数生成的密钥对这些图像做进一步处理;最后,通过执行量子傅里叶变换(QFT)得到一个共享图像.在恢复阶段,只有当所有参与者都在场时,秘密图像才能被恢复.同时给出了实现该秘密共享方案的量子线路图.实验结果表明,该方法在共享过程和恢复过程中都具有良好的安全性.此外,该方法在共享图像生成和秘密图像恢复方面的计算复杂度较低. 展开更多
关键词 多量子图像秘密共享 异或运算 量子乘法运算 量子傅里叶变换 哈希函数 量子线路图
下载PDF
基于XMG的乘法器电路等价性验证算法
2
作者 朱柏成 储著飞 +2 位作者 潘鸿洋 王伦耀 夏银水 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2024年第3期443-451,共9页
组合电路等价性验证是数字集成电路设计自动化(EDA)中的重要部分,随着算术电路在现代计算机系统中的占比逐渐增大,传统的等价性验证算法在验证多比特算术电路,尤其是乘法器电路时面临挑战.对此,提出一种基于XOR-Majority Graph(XMG)逻... 组合电路等价性验证是数字集成电路设计自动化(EDA)中的重要部分,随着算术电路在现代计算机系统中的占比逐渐增大,传统的等价性验证算法在验证多比特算术电路,尤其是乘法器电路时面临挑战.对此,提出一种基于XOR-Majority Graph(XMG)逻辑表示的组合电路等价性验证算法.首先将2个待验证电路构建成的联接(Miter)电路进行XMG逻辑重写;然后在等价性一致的前提下对XMG的节点个数和逻辑深度进行逻辑重写优化;最后调用布尔可满足性(SAT)求解器和仿真器进行验证,得到最终等价性验证结果.实验结果表明,与ABC,Lingeling等工具相比,所提算法在验证时间上实现了平均489倍、最高1472倍的加速. 展开更多
关键词 逻辑综合 等价性验证 乘法器电路 异或-多数逻辑图
下载PDF
基于量子遗传算法的XOR/AND电路功耗和面积优化 被引量:1
3
作者 汪鹏君 吴文晋 +2 位作者 张小颖 王伶俐 陈耀武 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2009年第11期1982-1987,共6页
通过研究量子遗传算法、XOR/AND逻辑展开式及其对应电路的功耗和面积关系,提出一种基于量子遗传算法的单输出XOR/AND电路功耗和面积同时优化的算法.从量子比特、量子叠加态的概念出发,结合XOR/AND电路的功耗估计模型,以XOR/AND门电路数... 通过研究量子遗传算法、XOR/AND逻辑展开式及其对应电路的功耗和面积关系,提出一种基于量子遗传算法的单输出XOR/AND电路功耗和面积同时优化的算法.从量子比特、量子叠加态的概念出发,结合XOR/AND电路的功耗估计模型,以XOR/AND门电路数衡量电路面积,利用染色体编码、适应度函数构造和量子旋转门调整等方法,有效实现了功耗和面积的折中.将提出算法与遍历算法和整体退火遗传算法进行比较,结果表明该算法高效、稳定、收敛速度快.对较大规模电路的测试结果表明,该算法的优化结果与极性为零时的XOR/AND电路相比,功耗和面积平均节省了81.7%和54.7%. 展开更多
关键词 量子遗传算法 xor/AND 逻辑展开式 单输出电路 功耗和面积优化
下载PDF
High performance integrated photonic circuit based on inverse design method 被引量:6
4
作者 Huixin Qi Zhuochen Du +3 位作者 Xiaoyong Hu Jiayu Yang Saisai Chu Qihuang Gong 《Opto-Electronic Advances》 SCIE EI CAS 2022年第10期22-34,共13页
The basic indexes of all-optical integrated photonic circuits include high-density integration,ultrafast response and ultralow energy consumption.Traditional methods mainly adopt conventional micro/nano-structures.The... The basic indexes of all-optical integrated photonic circuits include high-density integration,ultrafast response and ultralow energy consumption.Traditional methods mainly adopt conventional micro/nano-structures.The overall size of the circuit is large,usually reaches hundreds of microns.Besides,it is difficult to balance the ultrafast response and ultra-low energy consumption problem,and the crosstalk between two traditional devices is difficult to overcome.Here,we propose and experimentally demonstrate an approach based on inverse design method to realize a high-density,ultrafast and ultra-low energy consumption integrated photonic circuit with two all-optical switches controlling the input states of an all-optical XOR logic gate.The feature size of the whole circuit is only 2.5μm×7μm,and that of a single device is 2μm×2μm.The distance between two adjacent devices is as small as 1.5μm,within wavelength magnitude scale.Theoretical response time of the circuit is 150 fs,and the threshold energy is within 10 fJ/bit.We have also considered the crosstalk problem.The circuit also realizes a function of identifying two-digit logic signal results.Our work provides a new idea for the design of ultrafast,ultra-low energy consumption all-optical devices and the implementation of high-density photonic integrated circuits. 展开更多
关键词 all-optical integrated photonic circuit inverse design all-optical switch all-optical xor logic gate
下载PDF
Modeling the Spike Response for Adaptive Fuzzy Spiking Neurons with Application to a Fuzzy XOR
5
作者 A.M.E.Ramírez-Mendoza 《Computer Modeling in Engineering & Sciences》 SCIE EI 2018年第6期295-311,共17页
A spike response model(SRM)based on the spikes generator circuit(SGC)of adaptive fuzzy spiking neurons(AFSNs)is developed.The SRM is simulated in MatlabTM environment.The proposed model is applied to a configuration o... A spike response model(SRM)based on the spikes generator circuit(SGC)of adaptive fuzzy spiking neurons(AFSNs)is developed.The SRM is simulated in MatlabTM environment.The proposed model is applied to a configuration of a fuzzy exclusive or(fuzzy XOR)operator,as an illustrative example.A description of the comparison of AFSNs with other similar methods is given.The novel method of the AFSNs is used to determine the value of the weights or parameters of the fuzzy XOR,first with dynamic weights or self-tuning parameters that adapt continuously,then with fixed weights obtained after training,finally with fixed weights and a dynamic gain or self-tuning gain for a fine adjustment of amplitude. 展开更多
关键词 SPIKE RESPONSE model SPIKES generator circuit FUZZY xor adaptive FUZZY spiking NEURON learning algorithm FUZZY NEURON self-tuning
下载PDF
基于交替量子随机行走的高维量子图像加密模型
6
作者 柯祉衡 宋佳宝 +3 位作者 王一诺 王浩文 王淑梅 马鸿洋 《电子科技大学学报》 EI CAS CSCD 北大核心 2023年第6期809-817,共9页
图像加密是保证数字图像在互联网上进行安全传输的关键环节。文中提出了一种基于交替量子随机行走(AQW)与异或操作的彩色量子图像加密算法。首先,对原始彩色图像进行彩色量子图像表示法(NCQI)表示,构建量子线路,利用受控AQW生成的二进... 图像加密是保证数字图像在互联网上进行安全传输的关键环节。文中提出了一种基于交替量子随机行走(AQW)与异或操作的彩色量子图像加密算法。首先,对原始彩色图像进行彩色量子图像表示法(NCQI)表示,构建量子线路,利用受控AQW生成的二进制概率矩阵构建量子异或矩阵,完成对原始量子图像的加密操作,解密过程是加密过程的逆过程。AQW的初始条件是保证量子图像加密算法安全性的关键。通过对提出的加密模型进行经典计算机上的仿真实验,验证了该量子图像加密模型的安全性。 展开更多
关键词 AQW NCQI 量子异或操作 量子图像加密 量子线路
下载PDF
CMOS异或电路的设计与应用 被引量:1
7
作者 吴孙桃 慈艳柯 +1 位作者 纪安妮 郭东辉 《半导体技术》 CAS CSCD 北大核心 2002年第8期21-24,34,共5页
设计了四种CMOS“异或”单元电路,通过模拟仿真分析了它们各自的性能特点,并讨论了它们在奇偶检测电路、微处理器系统加法器电路以及单片机全加电路等设计中的不同应用。
关键词 CMOS 异或电路 电路仿真 单元库 集成电路
下载PDF
RTD多值逻辑(MVL)电路 被引量:1
8
作者 郭维廉 《微纳电子技术》 CAS 北大核心 2009年第1期10-15,共6页
RTD具有双稳和自锁特性,用RTD构成电路可节省大量器件,这一优点在构建多值逻辑电路(MVL RTD)时显得尤为突出。在引用"遏止"概念的基础上介绍了几种典型的MVL RTD电路,包括多幅输入脉冲信号具有选幅功能的文字逻辑门、能提供... RTD具有双稳和自锁特性,用RTD构成电路可节省大量器件,这一优点在构建多值逻辑电路(MVL RTD)时显得尤为突出。在引用"遏止"概念的基础上介绍了几种典型的MVL RTD电路,包括多幅输入脉冲信号具有选幅功能的文字逻辑门、能提供三个不同电平输出的三态反相器、将一输入斜坡电压信号变成脉冲输出信号的折线量化器等电路;用"遏止"概念分析了异或门电路的工作原理。 展开更多
关键词 RTD MVL电路 RTD异或门 文字逻辑门 三态反相器 折线量化器 “遏止”概念
下载PDF
基于“异或”门的组合逻辑化简CAD
9
作者 王爱学 李春生 +1 位作者 文必龙 王东 《大庆石油学院学报》 EI CAS 北大核心 1997年第4期53-56,共4页
“异或”门电路目前已作为基本门电路使用,但组合逻辑电路CAD大多采用以“与非”、“或非”等为基本器件的设计技术。基于“异或”门的组合逻辑化简CAD发展了传统的设计方法,把“异或”门作为基本逻辑门,研究出计算机自动逻辑... “异或”门电路目前已作为基本门电路使用,但组合逻辑电路CAD大多采用以“与非”、“或非”等为基本器件的设计技术。基于“异或”门的组合逻辑化简CAD发展了传统的设计方法,把“异或”门作为基本逻辑门,研究出计算机自动逻辑设计的实用方法。对于某些逻辑设计,进一步简化了电路,使电路成本降低,可靠性提高,同时减少了门电路的级数,提高了电路的工作速度。 展开更多
关键词 组合逻辑电路 门电路 异或门电路 CAD
下载PDF
基于标准格的层次全同态签名
10
作者 欧阳卫平 马春光 +1 位作者 李增鹏 杜刚 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2017年第5期766-770,共5页
为了支持任意电路上签名数据同态运算,本文利用陷门采样技术,基于与门和异或门构造了一个只受电路深度和安全参数影响的层次全同态签名方案。电路生成的新签名具有公开可验证性,新签名尺寸与电路尺寸以及原签名数据的尺寸无关。方案在... 为了支持任意电路上签名数据同态运算,本文利用陷门采样技术,基于与门和异或门构造了一个只受电路深度和安全参数影响的层次全同态签名方案。电路生成的新签名具有公开可验证性,新签名尺寸与电路尺寸以及原签名数据的尺寸无关。方案在标准模型下基于格上最短整数解困难问题可证安全。用户可以在不知道私钥的情况下进行指定签名集合中签名的层次全同态运算,已有的研究还主要集中在线性同态方案和多项式同态方案。 展开更多
关键词 签名 层次全同态 不可伪造 任意电路 与门 异或门
下载PDF
低功耗异或同或电路的设计研究 被引量:4
11
作者 兰景宏 王芳 +1 位作者 吉利久 贾嵩 《北京大学学报(自然科学版)》 EI CAS CSCD 北大核心 2006年第3期380-384,共5页
提出了2种传输管实现的新型低功耗异或门结构,UPPL(UnsymmetricalPushPullPassTransistorLogic)结构和CPPL(ComplementaryPushPullPassTransistorLogic)结构,两者均为非互补输入,互补输出,都能够同时产生异或和同或信号,且输出为全摆幅... 提出了2种传输管实现的新型低功耗异或门结构,UPPL(UnsymmetricalPushPullPassTransistorLogic)结构和CPPL(ComplementaryPushPullPassTransistorLogic)结构,两者均为非互补输入,互补输出,都能够同时产生异或和同或信号,且输出为全摆幅电压。对新结构在0.18μm工艺1.8V电压下进行了hspice仿真,与已有同类电路在速度、功耗和功耗延迟乘积方面进行了比较。UPPL结构和CPPL结构与2003年MohamedElgamel提出的最新设计相比,空负载时,功耗延迟乘积项分别有61.0%和58.4%的降低;扇出为3时,分别有25.3%和45.3%的降低。 展开更多
关键词 低功耗 布尔逻辑 异或门 界或同或逻辑 传输门实现
下载PDF
基于GPS的弹道修正弹驱动控制器系统 被引量:1
12
作者 张丽艳 杜忠华 +1 位作者 张志安 戴炜 《火力与指挥控制》 CSCD 北大核心 2015年第2期144-147,共4页
针对目前国内二维弹道修正处于起步阶段和一维弹道修正处于研制阶段,提出了一种基于距离及精度二次修正执行机构的驱动控制器,该驱动控制器模块是一种新型的修正组件控制模块,详细介绍了修正组件控制器的工作原理、修正原理和硬件电路... 针对目前国内二维弹道修正处于起步阶段和一维弹道修正处于研制阶段,提出了一种基于距离及精度二次修正执行机构的驱动控制器,该驱动控制器模块是一种新型的修正组件控制模块,详细介绍了修正组件控制器的工作原理、修正原理和硬件电路设计。硬件电路设计主要包括升压电路、四路起爆电路和异或门电路。每路起爆电路可以独立控制一个阻尼片。该控制器可以完成多种模式的修正,不仅可以完成弹道修正弹的一维一次和一维二次距离修正,还可以完成弹道修正弹的二维修正。 展开更多
关键词 弹道修正弹 升压电路 起爆电路 异或门
下载PDF
量子计算机前瞻:量子门与量子电路模型
13
作者 施教芳 《微电子技术》 2002年第4期25-28,共4页
本文介绍了量子计算机的基本概念和历史背景 ,它相对于经典计算机的优越性。详细讨论了量子逻辑门的基本构造 ,重点分析了单比特量子们和异或XOR门的控制受控关系 ,并对异或XOR门作为基本的 2比特量子门的原因作了阐述。给出了基于单比... 本文介绍了量子计算机的基本概念和历史背景 ,它相对于经典计算机的优越性。详细讨论了量子逻辑门的基本构造 ,重点分析了单比特量子们和异或XOR门的控制受控关系 ,并对异或XOR门作为基本的 2比特量子门的原因作了阐述。给出了基于单比特量子门和XOR门构建的其它布尔逻辑门的量子电路。 展开更多
关键词 量子计算机 量子门 量子电路
下载PDF
Low power mapping for AND/XOR circuits and its application in searching the best mixed-polarity 被引量:9
14
作者 汪鹏君 李辉 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2011年第2期108-113,共6页
A low power mapping algorithm for technology independent AND/XOR circuits is proposed. In this algorithm, the average power of the static mixed-polarity Reed-Muller (MPRM) circuits is minimized by generating a two-i... A low power mapping algorithm for technology independent AND/XOR circuits is proposed. In this algorithm, the average power of the static mixed-polarity Reed-Muller (MPRM) circuits is minimized by generating a two-input gates circuit to optimize the switching active of nodes, and the power and area of MPRM circuits are estimated by using gates from a given library. On the basis of obtaining an optimal power MPRM circuit, the best mixed-polarity is found by combining an exhaustive searching method with polarity conversion algorithms. Our experiments over 18 benchmark circuits show that compared to the power optimization for fixed-polarity Reed-Muller circuits and AND/OR circuits, power saving is up to 44.22% and 60.09%, and area saving is up to 14.13% and 32.72%, respectively. 展开更多
关键词 AND/xor circuits low power mapping MPRM polarity optimization
原文传递
基于L-ESOP约简的量子线性电路逻辑综合算法 被引量:2
15
作者 卫丽华 朱鹏程 管致锦 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2018年第8期1579-1588,共10页
为生成在门数指标上近最优的量子线性电路,提出一种基于L-ESOP表达式约简的量子线性电路逻辑综合算法.首先通过异或运算逐步将量子线性电路每个输出的L-ESOP表达式约简成fi=xi的恒等函数形式,算法执行过程中的每次异或运算均对应一个CNO... 为生成在门数指标上近最优的量子线性电路,提出一种基于L-ESOP表达式约简的量子线性电路逻辑综合算法.首先通过异或运算逐步将量子线性电路每个输出的L-ESOP表达式约简成fi=xi的恒等函数形式,算法执行过程中的每次异或运算均对应一个CNOT门,将这些CNOT门逆序排列便得到结果电路;为进一步降低门数,提出3种前瞻性启发式规则,将这些规则分别应用于算法的3个不同阶段,以最大幅度地减少后续异或操作次数为衡量指标选择算法相应阶段参与异或运算的L-ESOP表达式.实验结果表明,文中算法在综合量子线性电路时所需的CNOT门数少于其他算法,且这种优势随着线路数的增加越发明显,在生成100线电路时所需的平均门数较其他算法降低了21.69%;另外,该算法可在多项式时间内完成,在生成100线电路时平均耗时仅用71.55 ms. 展开更多
关键词 量子线性电路 逻辑综合算法 异或操作 线性乘积项异或和表达式 表达式约简 前瞻性启发式规则
下载PDF
一种适用于折叠插值型ADC的新型编码器
16
作者 刘振 贾嵩 +2 位作者 王源 吉利久 张兴 《北京大学学报(自然科学版)》 EI CAS CSCD 北大核心 2009年第4期594-598,共5页
提出了一种新的适用于折叠插值型ADC的高速低功耗的编码器。该编码器使用异或-或算法完成码制转换,并且利用新的串并联多米诺电路来实现。另外,还提出了一种新的宽范围的误差校正和位同步方法应用于此编码器中。仿真结果表明,此种新型... 提出了一种新的适用于折叠插值型ADC的高速低功耗的编码器。该编码器使用异或-或算法完成码制转换,并且利用新的串并联多米诺电路来实现。另外,还提出了一种新的宽范围的误差校正和位同步方法应用于此编码器中。仿真结果表明,此种新型编码器的功耗延迟积比常用的ROM编码器降低了约56%,而且更适用于较高位数的折叠插值型ADC中。 展开更多
关键词 折叠插值 异或-或 串并联 多米诺电路 位同步
下载PDF
Shor量子纠错码的改进和完善
17
作者 谭红革 杨林广 +1 位作者 郑玉红 阎凤利 《河北师范大学学报(自然科学版)》 CAS 2000年第2期198-201,共4页
利用量子异或门和 Hadamard旋转门 ,设计了 Shor量子纠错码的编码量子线路 。
关键词 量子异或门 Hadamard旋转门 量子纠错码
下载PDF
基于摆幅恢复传输管逻辑的高性能全加器设计
18
作者 韩金亮 张跃军 +1 位作者 温亮 张会红 《工程科学学报》 EI CSCD 北大核心 2020年第8期1065-1073,共9页
为了降低硬件开销,越来越多的加法器电路采用传输管逻辑来减少晶体管数量,同时导致阈值损失、性能降低等问题.本文通过对摆幅恢复逻辑与全加器电路的研究,提出一种基于摆幅恢复传输管逻辑(Swing restored pass transistor logic,SRPL)... 为了降低硬件开销,越来越多的加法器电路采用传输管逻辑来减少晶体管数量,同时导致阈值损失、性能降低等问题.本文通过对摆幅恢复逻辑与全加器电路的研究,提出一种基于摆幅恢复传输管逻辑(Swing restored pass transistor logic,SRPL)的全加器设计方案.该方案首先分析电路的阈值损失机理,结合晶体管传输高、低电平的特性,提出一种摆幅恢复传输管逻辑的设计方法;然后,采用对称结构设计无延时偏差输出的异或/同或电路,利用MOS管补偿阈值损失的方式,实现异或/同或电路的全摆幅输出;最后,将异或/同或电路融合于全加器结构,结合4T XOR求和电路与改进的传输门进位电路实现摆幅恢复的高性能全加器.在TSMC 65 nm工艺下,本文采用HSPICE仿真验证所设计的逻辑功能,与文献相比延时降低10.8%,功耗延时积(Power-delay product,PDP)减少13.5%以上. 展开更多
关键词 异或/同或 摆幅恢复 高性能全加器 阈值损失 全摆幅
下载PDF
多电源多支线配电网面保护方法 被引量:2
19
作者 盛文玥 《电网与清洁能源》 北大核心 2015年第6期64-68,共5页
为了解决传统馈线保护整定配合困难的问题,借助于高速发展的通信网络建立起来的面保护技术,提出一种简单易行的最小子网异或法,终端可根据自身和相邻设备的故障状态执行跳闸逻辑,共同实现本区域面保护,并且提供了针对不同的故障形式和... 为了解决传统馈线保护整定配合困难的问题,借助于高速发展的通信网络建立起来的面保护技术,提出一种简单易行的最小子网异或法,终端可根据自身和相邻设备的故障状态执行跳闸逻辑,共同实现本区域面保护,并且提供了针对不同的故障形式和电网结构的解决方案。该方案可适用于多电源多支线的复杂配电网。 展开更多
关键词 面保护 馈线保护 最小子网异或法 多电源 多支线
下载PDF
基于RTD的新型全加器设计
20
作者 冯杰 姚茂群 《太赫兹科学与电子信息学报》 北大核心 2018年第4期748-752,共5页
单双稳态转换逻辑单元(MOBILE)是基于共振隧穿二极管(RTD)电路的一个重要逻辑单元,非常适合阈值逻辑电路设计。由MOBILE可以构成阈值逻辑门(TG)和广义阈值逻辑门(GTG)等阈值逻辑电路。本文通过将三变量异或函数转化为较简单、理想的GTG... 单双稳态转换逻辑单元(MOBILE)是基于共振隧穿二极管(RTD)电路的一个重要逻辑单元,非常适合阈值逻辑电路设计。由MOBILE可以构成阈值逻辑门(TG)和广义阈值逻辑门(GTG)等阈值逻辑电路。本文通过将三变量异或函数转化为较简单、理想的GTG输入输出函数形式,设计了由GTG构成的新型三变量异或门,并利用该三变量异或门设计了新型的全加器。通过HSPICE仿真和性能比较,该全加器不仅器件数量少,输出延时短,而且能达到较高的工作频率、更小的电路功耗与功耗-延迟积。 展开更多
关键词 共振隧穿二极管(RTD) 单双稳态转换逻辑单元(MOBILE) 阈值逻辑电路 三变量异或门 全加器
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部