基于eFPGA的通信基带加速器的逻辑重构设计

为解决CMOS器件特征尺寸缩小带来的SoC(片上系统)芯片可靠性失效的问题,提出了一种基于eFPGA(嵌入式FPGA)的在线编程功能实现故障电路逻辑重构的方法;对eFPGA技术优势、JTAG(联合测试工作组协议)工作原理进行了分析,选取通信基带信号处理的典型算法:FFT(快速傅里叶变换)、FIR(有限脉冲响应)滤波算法为例,模拟通信基带加速器功能失效时,借助JTAG技术配置新的互连关系,利用eFPGA进行逻辑重构,替代通信基带加速器结构实现功能自愈;仿真及验证结果显示eFPGA在面积与功耗方面具备优势,此方案可以实现预期逻辑重构的功能,能有效提高系统可靠性与灵活性。

面向eFPGA的拼接式布线资源建模方法

嵌入式可编程门阵列核(eFPGA)在定制过程中的每一次迭代,都需要在新生成的布线资源图(RRG)上进行布线,进而完成该次迭代对面积/时序等参数的评估。传统的eFPGA RRG建图方法,在每次评估迭代时都需要重新生成全芯片的结构描述并在其基础上建立布线边和布线点,建图问题复杂度随芯片规模线性增大,很容易达到性能瓶颈。为了应对上述挑战,首先针对复用单元类型建立其RRG模型以及互连关系模型,然后采用一种根据资源排布关系,以动态拼接方式即时生成不同待评估阵列规模RRG的方法。实验证明,其相较于传统方法,在复用单元类型库不变的eFPGA评估过程中,依赖更小且近乎不变的数据库,建图总时间降低了约84%,内存峰值占用平均降低了约64%,从而提高了eFPGA的评估效率。

基于FPGA+ARM异构平台的道路交通目标检测设计

针对当前目标检测技术在智能汽车上所需的体积小、能效比高、检测速度快、精度高等要求,提出了一种新型嵌入式道路交通目标检测设计。该方案以YOLOv3为基础网络模型,通过新增网络检测层和网络剪枝技术分别提升网络的检测精度和检测速度,在硬件端以深度处理单元(Deep Learning Processing Unit,DPU)为核心搭建了底层硬件平台,对网络的卷积计算进行并行加速,改进后的模型通过量化和编译后可以部署至FPGA+ARM异构平台。经测试,在KITTI数据集上的检测精度为85.32%,功耗为8.2 W,检测帧率为31.2 Hz,算力功耗比达到58.3 GOPs/W,是RTX 2060 super型GPU的3.9倍,Intel i7-12400型CPU的9.3倍。实验结果表明,该方案满足道路交通目标检测设计要求,相较常用目标检测平台GPU,所提方案的部署空间小、功耗低,更适于灵活部署在空间紧凑、能源供给受限的智能汽车中。

基于eFPGA的可重构片上系统研究

嵌入式现场可编程门阵列(eFPGA)由于具有可反复编程的特性,被广泛应用于场景复杂的片上系统中。文中设计了一款基于eFPGA的可重构系统,针对重构速度以及码流传输的能耗问题,通过优化配置控制电路和采用码流压缩传输的方法,使系统更加灵活的同时降低了能耗。在软硬件协同实验中,eFPGA比E203实现AES的速度提高了3279倍,比Cortex-A9提高了2247倍,且该系统重构只需要1630个周期。在TSMC 28 nm条件下进行综合,结果表明,该系统频率可达到200 MHz以上,并利用PTPX对其进行功耗分析,结果表明,该系统在配置过程中最多可节省82.1%的能耗。

基于FPGA的工控设备嵌入式系统开发方法研究

随着工业自动化和智能化的迅速发展,嵌入式系统在工控设备中的应用日益广泛。基于现场可编程门阵列(Field-Programmable Gate Array,FPGA)的嵌入式系统,以其灵活性和高效性,在工业控制领域中展现出独特优势。本文旨在探讨基于FPGA的工控设备嵌入式系统的开发方法,重点分析了FPGA在工控设备中的应用,并提出针对性的系统开发策略。通过对FPGA架构的分析,本文着重探讨了嵌入式系统设计中的硬件配置、软件开发及系统集成方法。研究结果表明,利用FPGA进行工控设备嵌入式系统的开发,可以有效提升系统的性能、可靠性和灵活性,为工业自动化提供强有力的技术支持。

ARM+FPGA的实时数据采集系统设计

研究设计了基于ARM+FPGA的实时数据采集的嵌入式平台,采用FPGA完成高速数据采集,通过ARM对FPGA进行管理控制。解决了测量仪器中高速数据采集与处理速度不匹配的问题以及Linux系统下中断的产生。通过ARM的高级外围总线实现了ARM与FPGA在测量仪器上的接口以及Linux系统下FPGA设备的驱动程序开发。

基于TFT-LCD&ARM&FPGA的触摸手持式存储示波表

介绍一种LPC2220+IS61LV256+STT39VF1601+ISP1581组成ARM控制部分,完成显示数据的处理和对FPGA的控制,AD9283与EP1C6Q240FPGA芯片完成数据采集的智能控制,USB2.0实现与PC通信,由CPLD+SRAM来完成TFT驱动和显示控制,用C/C++语言实现TFT仪器界面设计,显示的刷新频率为60Hz,运用实时与等效采样原理,实现双通道实时采样100MHz,等效采样5GHz的手持式存储示波表的设计思想和实现方案。该设计在数据处理功能不降低的情况下,有结构简单,价格低,可以分多层实现文字和图像的静态和动态显示的特点。实验表明该设计控制灵活可靠,能够实现对液晶的时序和控制功能。文中在介绍系统设计思想的同时,重点讲述FPGA/CPLD设计、软件设计等。

基于FPGA的课程群一体化实践教学体系与平台

嵌入式课程群建设中实践教学环节相对薄弱,课程体系中各门课程实验环节未能有效衔接,分离实验平台建设成本高且难以集成。建立基于FPGA的嵌入式课程群一体化实验教学平台,并以此为基础构建贯穿整个本科生教学周期的嵌入式课程群实践教学体系。嵌入式各门课程提供针对统一平台的实验教学案例,达到"层层递进、逐步深化"的实验效果,为掌握系统级设计技术方法奠定基础。

基于嵌入式逻辑分析仪的FPGA测试

在高度集成FPGA芯片测试中,其内部信号的实时获取与分析比较困难。对嵌入式逻辑分析仪SignalTapⅡ在FPGA测试中的应用进行了试验研究。将逻辑分析模块嵌入到FPGA信号发生器,构成一个逻辑分析仪。在FPGA芯片工作状态下,实现了内部信号的获取与分析。实验结果表明,应用SignalTapⅡ对FPGA进行测试,操作方便,实时性较高。

嵌入式逻辑分析技术及其在FPGA系统开发中的应用

介绍了嵌入式逻辑分析仪,特别是SignalTapⅡ的功能和特点。利用Chip EditorViews、Technology Map Viewer等工具,简要分析了SignalTapⅡ的内部结构和工作原理。结合实例,说明了如何使用SignalTapⅡ调试基于FPGA的数字系统。

硬盘数据加密系统的设计及其FPGA实现

阐述了已研制成功的基于FPGA芯片的硬盘数据加密系统。采用FPGA设计技术,设计了支持常用对称加密算法(DES,3DES,AES)和用户自主开发的各种对称加密算法的硬盘数据加密系统。实现了一种基于FPGA芯片的直插型硬盘数据加密卡,其对DES算法的加/解密速度达到了200Mbps。

基于FPGA图像处理技术在钢板表面缺陷检测系统中的应用

为了解决钢板表面缺陷视觉检测系统中图像处理的瓶颈问题,采用基于FPGA的嵌入式处理系统完成大数据量、实时、在线的处理任务,从而满足高速、宽幅、高分辨率的检测要求。嵌入式系统以Altera公司最新的StratixFPGA作为核心处理器,在分析FPGA专有的硬件结构基础上,对图像处理中的模板卷积算法进行了优化设计,采用Verilog语言对算法完成建模与实现,并在QuartusII平台进行了仿真验证。实验与算法仿真证明嵌入式处理系统的可行性与工程实用性,从而表面缺陷检测系统中的图像信息实时处理这一关键问题得以解决。

基于FPGA的非制冷红外热成像系统研究

为降低非制冷红外热成像系统的功率损耗并减小其体积,介绍了一种基于FPGA架构的非制冷红外热成像系统。采用SOPC设计技术,在FPGA内部定制了可编程嵌入式处理器NiosII,实现了系统的任务管理和数据通信;设计了一种简洁的流水线结构,实现了非均匀校正、盲元补偿和自适应图像增强等实时信号处理功能。对所设计非制冷红外热成像系统的测试结果为噪声等效温差(NETD)小于80mK,成像质量清晰稳定。与传统结构相比,该系统结构更简单,体积更小。

嵌入式逻辑分析仪在FPGA设计中的应用

设计和验证超高密度FPGA的方法是采用逻辑分析仪、示波器和总线分析仪,通过测试头和连接器把信号送到仪器上。随着FPGA设计复杂度的增加,传统的测试方法受到局限。在FPGA内部嵌入逻辑分析核,构成一种嵌入式逻辑分析仪,对FPGA器件内部所有的信号和节点进行测试,这一方法同样可以达到FPGA开发中硬件调试的要求,并且具有无干扰、便于升级和使用方便等优点。SignalTapⅡ正是这样一种嵌入式逻辑分析仪,本文详细介绍了其在调试FPGA时的具体方法和步骤。

一种基于FPGA的高速数据通道的实验方法

为了提高EDA实验教学效果,提出1种基于FPGA的高速数据通道的设计和实验仿真方法。该高速数据通道结构基于乒乓操作的原理,利用Quartus II软件提供的软核双时钟FIFO实现数据的流水式处理。将FPGA作为DSP和数字上变频器AD9857的数据通道构建测试平台,使用嵌入式逻辑分析仪SignalTap II实时获取测试管脚数据,验证设计的正确性。在可靠通信的条件下,FPGA与C6416之间接口数据率达到240 MBps,与AD9857接口的数据率达到22.4 MBps,系统的设计和实验方法简单,可以应用于高速数据流传输的场合。

基于ARM与FPGA的嵌入式数控系统设计

基于ARM与FPGA设计了嵌入式数控系统。其ARM芯片采用Samsumg公司的基于ARM9的S3C2410,FPGA采用Altera公司的Cyclone系列的EP1C20。介绍了数控系统的硬件设计,并采用LINUX操作系统和NIOS软处理器,着重讨论了硬件的接口设计。

基于FPGA的SSI接口传感器通信系统

阐述了一种基于FPGA的嵌入式传感器数据通信系统,应用FPGA和NiosⅡ处理器实现4路SSI接口磁致伸缩性传感器信号的测量,并实现了与PMC总线的数据通信。设计的测量和通信系统由磁致伸缩性传感器、FPGA核心芯片、PCI9030和PMC总线组成。系统软件包括数据接收整理模块,码制转换模块,数据连接模块,局部接口模块和NiosⅡ嵌入式处理器等模块。方案充分利用嵌入式技术特点,使用较少的硬件完成位移传感器数据的测量和通信。设计最后对系统进行了整体调试,实验结果证明设计方案高效、可靠、满足测量和通信要求。

基于ARM和FPGA的便携人工地震数据采集系统设计

介绍了一种基于Atmel AT91SAM9G20(ARM926EJ-S核)低功耗微处理器和Actel AGL600(低功耗Flash-based FPGA)并融合嵌入式Linux技术的便携式人工地震数据采集系统的设计原理和实现方法。该设计引入动态电源管理技术,根据系统负载自动进行微处理器工作频率调节和外围I/O设备的工作模式调整。本数据采集系统功耗低、体积小,野外使用安装便捷,对降低数据采集成本、延长系统有效工作时间、提高野外工作效率有着积极意义。

基于ARM及FPGA实现的嵌入式触摸屏任意信号发生器

以FPGA/Cyclone II-EP2C8Q208芯片为核心,采用12 bit AD7920作为DAC,由带触摸屏的256色5.7英寸CSTN彩色液晶屏、快捷键等组成人机交互界面的硬件平台,Delphi7.0与USB1.1完成上位机图形操作界面通信,在ARM/S3C44B0X的控制下,实现基于DDS的单通道便携式任意信号发生器。除了可产生±10 V/0.01 Hz^30 MHz的正弦波等常规波形外,还能输出数码流、调制信号、随机噪声、扫频信号等,特别是时域或频域的自定义波形,而且信号参数均是步进在线可调。实验表明该设计有效,在介绍系统设计思想的同时,还重点讲述系统FPGA与软件以及自定义波形设计等。

基于FPGA的ARINC429数据传输接口设计

以机载导航系统为应用背景,提出了一种基于现场可编程门阵列(FPGA)的ARINC429数据传输接口的实现方案。重点研究接口电路的硬件组成和如何采用SOPC技术设计系统所需的嵌入式处理器,并在NiosⅡ集成开发环境(IDE)下开发应用程序。经验证用本方案实现的ARINC429通信接口满足系统要求。