基于高速eMMC阵列的视频存储系统设计

针对视频采集存储技术大容量、高性能的需求,文章提出了一种基于高速eMMC阵列的视频存储系统设计,介绍了系统的总体硬件架构和程序工作流程,重点研究了相机传输模块和eMMC阵列存储模块的逻辑设计,FPGA与eMMC阵列之间的数据传递采用了并行方式进行传输,写入速度为200 MB/s,读出速度440 MB/s,存储容量为160 GB,实现了一种大容量、高速传输、集成度高的视频存储系统。实验证明,这个设计可成功读取到完整的图像数据。

基于eMMC阵列的高速大容量数据的存储设计

为实现对某飞行设备进行模拟飞行测试,需要对大量的飞行仿真数据进行快速存储,因此提出一种基于eMMC(embeded MultiMedia Card)阵列的高速大容量数据的存储设计;设计选用FPGA(field programmable gate array)作为逻辑控制核心,通过控制其内部IP核GTX(Gigabit Transceiver)实现与外部设备的通讯,为匹配数据的传输速率,采用缓存模块对GTX模块输出的并行数据进行缓存,依据缓存大小来控制eMMC阵列控制器模块对eMMC阵列进行写入;系统上电后,GTX模块及eMMC阵列控制器模块自动进入初始化流程,上位机通过RS422接口发送启动命令给FPGA,当FPGA检测到各模块初始化完成标志后,通过RS422接口上传指令回应帧并启动数据的采集存储;数据存储完成后,为验证数据传输存储的正确性,上位机发送读取命令对数据进行回读;经验证,回读数据正确,无丢帧错帧的现象,数据传输稳定可靠,数据存储速率为2.4 Gbps;系统设计正确,为模拟飞行测试提供了可靠的保障。

基于Artix-7系列的eMMC阵列控制器设计与实现

为实现Artix‑7系列采集平台存储速率的实时切换,提出了一种具有独立配置接口的eMMC阵列控制器。用户利用配置接口不仅可以提高存储控制逻辑的设计效率,还可以实现基于多种工作频率和阵列操控方式的备用方案,相比于其他同类控制器,集成可靠性更高,应用灵活性更强。首先介绍了eMMC 5.1协议中开放终点多块写、预设块数多块读以及数据擦除的操作原理和技术关键点,然后介绍了总体设计和主要模块的控制流程,最后利用自主设计的测试模块在硬件平台上完成速率切换功能测试和读写速率性能测试。测试结果表明,在200 MHz工作频率下控制器可长时间稳定工作,实现了200 MB/s与800 MB/s之间的速率切换,每片eMMC的最高读写速率可达到200 MB/s。