固定宽度结构等离子体刻蚀中Lag效应的数值模拟

为了对传感器设计与制造中的刻蚀过程进行研究，本文利用等离子体～硅表面交互作用的动力学机制和算法的优化，建立了一种时空归一化的等离子体刻蚀硅片二维模型，并利用该模型，从固定结构尺寸的角度对等离子体刻蚀中的重要现象——Lag效应进行了揭示，证明在固定宽度结构的刻蚀中存在刻蚀速率随时间变小的现象。同时还对刻蚀算法中的时间步长选择问题进行了讨论，从数值计算的角度提出了最优时间步长的概念并加以验证。为工艺过程的数值模拟及实验提供参考和指导。

深槽刻蚀工艺中lag效应的研究(英文)

等离子体深刻蚀技术是MEMS制备的关键,利用该技术进行刻蚀时,会出现lag效应和反常lag效应,严重影响器件的性能。为了消除lag效应,建立刻蚀和钝化模型分析lag的产生,并利用ARDE表征lag。采用"四因子-三水平"的正交实验研究不同工艺参数对lag的影响,得到工艺参数影响lag的优先级:线圈功率和极板功率对lag产生影响最大,与此同时得到一组最优的实验参数。在低线圈功率和低极板功率条件下,研究了改变压强和气体流量对lag的影响,增加压强和气体流量都会减小lag。最终通过优化工艺参数得到了反常lag结构和lag消除的刻蚀结构。

基于水平集方法的离子束刻蚀碲镉汞的轮廓演变模拟

用水平集方法建立了碲镉汞的离子束刻蚀轮廓的数值模型模型的输入参数包括掩膜厚度、掩膜侧壁倾角、掩膜沟槽宽度、离子束散角、刻蚀速度等参数.对碲镉汞的刻蚀轮廓和刻蚀速度减缓现象进行了模拟和实验验证结果表明在沟槽宽度为4~10μm的范围内计算得到的刻蚀深度和SEM测量结果相差6~20%.对掩膜的轮廓演变进行了模拟给出了一个优化设计掩膜厚度来提高深宽比的实例.

基于ICP的硅高深宽比沟槽刻蚀技术

介绍了电感耦合等离子体(ICP)刻蚀技术的基本概念。结合英国STS公司的STS multiplex ICP system刻蚀机,介绍了刻蚀机原理及刻蚀过程。对硅深槽刻蚀技术进行了分析,对其中Footing效应、Lag效应和侧壁光滑问题提出了优化方案,最后在实验的基础上得出了能够刻蚀出高质量硅深沟槽的刻蚀参数。

等离子体低温刻蚀单晶硅高深宽比结构

等离子体低温刻蚀是一种针对高深宽比结构的干法刻蚀技术。本文在低温刻蚀单晶硅样品时得到典型的刻蚀结果为:各向异性值>0.99,硅刻蚀速率>1.5μm/min,对SiO2刻蚀选择比>75,说明该刻蚀方法很具竞争力。通过对载片台温度、反应气体配比、腔体气压和ICP线圈功率等工艺参数的系列实验分析,证明低温刻蚀高深宽比硅微结构必需一定的低温和氧,同时揭示出低温刻蚀过程的主要控制因素是离子轰击而非刻蚀表面的化学反应。本文还对刻蚀过程中刻蚀滞后和凹蚀现象的产生机理进行了分析讨论,指出介电质掩蔽层的充放电效应导致了凹蚀,而刻蚀滞后的诱因则与通常的刻蚀情况不同,主要是台阶对离子轰击的覆盖效应。

F等离子体刻蚀Si中Lag效应的分子动力学模拟

通过分子动力学模拟的方法对感应耦合等离子体刻蚀中Lag效应的产生机理进行了研究.研究结果表明,在刻蚀过程中普遍存在Lag效应,宽槽的刻蚀率明显比窄槽的刻蚀率要高,这是由于宽槽更有利于产物从槽中的逸出;窄槽中产物从槽中逸出的速率较低,较多的产物拥挤在窄槽中降低了入射的F等离子体入射的速度,从而降低了F等离子体到达Si表面的能量,而相同条件下,刻蚀率随能量的降低而降低;另一方面,窄槽中入射的等离子体与槽壁的距离较近,使得入射的F更容易与槽壁表面的Si的悬挂键结合沉积在槽壁表面,使刻蚀出的槽宽度变窄,进一步影响到后继粒子的入射;Lag效应随槽宽的减小而增强,随温度的升高而减弱,随入射粒子能量的升高而增强.

一种硅深刻蚀中抑制Lag效应的新方法

在MEMS器件加工过程中,采用ICP刻蚀不同深宽比的三维结构时,由于Lag效应的影响,使较大尺寸的线条有较快的刻蚀速率,导致刻蚀深度的差异。为了抑制Lag效应,本文以S.L.Lai的三阶段模型为基础,提出一种可以对Lag效应进行补偿的刻蚀模型。