Evolvable Hardware Based Software-Hardware Co-Designing Platform ECDP

Based on the theories of EA （Evolutionary Algorithm） and EHW （Evolvable Hardware）, we devise an EHW based software-hardware co designing platform ECDP, on which we provided standards for hardware system encoding and evolving operation designing, as well as circuit emulating tools. The major features of this system are： two layer-encoding of circuit structure, off-line evolving with software cmulation and the evolving of genetic program designing. With this system, we implemented the auto designing of sonic software-hardware systems, like the random number generator.

基于TMR-EHW的高可靠性电机控制系统

为提高恶劣环境中控制系统的可靠性,将三模块冗余(TMR)容错与演化硬件(EHW)自修复相结合,实现基于TMR-EHW结构的现场可编程门阵列电机控制系统。该系统利用TMR快速发现和定位故障,屏蔽出错模块并保持容错运行,利用EHW进行自修复,使出错模块恢复正常工作,系统可靠性得到提高。

复杂电磁环境中高可靠性TMR-EHW电机控制电路设计

现代战场电磁环境日趋复杂、恶劣,导致大量电子装备受扰、损伤,其可靠性受到严重影响。为了进一步提高电子装备的可靠性,以无刷直流电机系统作为工程背景,将三模块冗余容错机制、多层前馈神经网络结构、演化硬件技术3者有机结合,实现了基于现场可编程门阵列(FPGA)的三模块冗余-演化硬件(TMR-EHW)无刷直流电机控制电路。通过实验证明:将TMR机制引入FPGA电机控制系统之中,可实现功能模块的故障自诊断,以容错运行方式保持系统正常输出,有效提高系统的可靠性;利用多层前馈神经网络结构组织FPGA中的电路资源,通过演化硬件技术实现故障后的功能自恢复。对TMR-EHW系统进行了可靠性分析,推导出该系统的可靠度计算公式。将TMR-EHW系统与单模块系统、普通TMR系统的可靠度进行了横向对比,结果表明TMR-EHW系统具有更高的可靠性和更强的适应性,证明了TMR-EHW技术的可行性与有效性。TMR-EHW电机控制电路系统能够适应并稳定工作于以较为复杂、多变的恶劣电磁环境。

演化硬件(EHW)的研究进展

演化硬件研究将进化思想应用于电子系统内部结构的设计和调整,以实现硬件电路的自组织、自适应和自修复,从而提高系统的可靠性。介绍了演化硬件的概念、基本原理和实现方法,对国内外研究动态及已取得的成果进行了总结,并指出了目前研究存在的主要问题。

基于EHW和RBT的电路故障自修复策略性能分析

在诸如深空、深海等特殊环境中的电子电路,传统的基于冗余容错技术提高电子系统可靠性的方法受到了很大程度的限制,进而基于硬件演化(EHW)的故障自修复策略开始被广泛研究。但是后者也存在一些弊端,如存在电路演化规模大、电路演化速度慢、故障修复能力有限等问题。因此,在前期工作中,提出了基于EHW和补偿平衡技术(RBT)的电路故障自修复策略。通过从故障自修复能力、故障修复速度、硬件资源消耗等角度对比分析,相比于常规的基于EHW的故障自修复策略,基于EHW和RBT的电路故障自修复策略的故障修复方法灵活、故障修复类型多,且能缩减电路演化规模、缩短电路演化时间、提高电路修复速度、硬件资源消耗可控,其可行性和有效性得到了论证,具有重要的工程应用价值。

基于EHW和双机热备技术的故障自修复电路系统设计

在充分利用EHW技术的自组织、自适应及自修复优点的基础之上,权衡传统冗余容错技术的可靠性和硬件资源消耗等指标,提出了EHW与双机热备技术相结合的故障自修复电路系统.对电路系统的模型进行了设计,对故障自修复流程进行了深入分析.基于EHW和双机热备技术的故障自修复电路系统具有重要的工程应用价值.

基于EHW和RBT的不同类型故障快速修复策略

常规的基于EHW的故障自修复策略存在故障修复类型单一、面对大规模电路修复速度慢、不能实时快速自适应的修复故障等问题。为克服以上问题,在前期工作中提出的基于EHW和RBT的故障自修复策略基础上,对不同故障类型下的故障快速修复策略进行了研究。由于不可能预知实时检测到的故障类型,在提出的快速修复策略中,统一将检测到的故障作为固定型故障进行修复;演化算法根据故障信息演化矫正电路,MUX根据实时检测到的故障信息进行开断,保证UUT正常运行。通过实例仿真证明,提出的快速修复策略的可行性和有效性得到了验证。

基于类神经网络模型的电路演化实现方法

为解决目前数字型演化硬件研究中存在的电路编码困难问题,提出一个可用矩阵形式描述组合电路的类神经网络门级电路模型,讨论在此模型上进行电路编码的具体方法。根据编码矩阵特点,对标准遗传算法进行改进,设计遗传操作算子、适应度评估方法等。通过无刷直流电动机电子换相电路的成功演化实例,验证了采用矩阵编码和改进遗传算法实现数字电路演化的可行性。

基于虚拟可重构电路的演化硬件

针对演化硬件中高效的染色体编码问题，该文采用虚拟可重构电路（VRC）实现内进化方式的演化硬件。VRC是由可重配置功能块（CFB）组成的阵列，CFB之间通过多路选择开关电路建立信号传输通道。染色体可以对CFB的功能选择和多路选择开关状态直接进行编码，以此减少自身的长度。实例证明了该方法的有效性。

模拟退火与遗传算法结合的数字FIR滤波器硬件进化算法

为提高数字FIR滤波器进化硬件的寻优性能,将模拟退火与遗传算法结合的新型算法作为其进化算法.该算法是在对进化硬件种群进行遗传算法操作之后,从种群中选择适当的个体进行模拟退火操作,退火的温度随着遗传算法进化代数的增加而逐步降低,直至达到优化目标.为满足算法处理能力的要求,硬件系统采用平台式FPGA的可编程SoC结构.仿真实验结果表明:以模拟退火算法为辅助的遗传算法比单纯的遗传算法在数字FIR滤波器进化系统上有着相当的优势.

用函数型可编程器件实现演化硬件

演化硬件通过演化的方式实现电路的功能，可看作是演化算法和可编程逻辑器件的有机结合．目前所面临的问题是演化速度太慢，要解决此问题必须从算法和器件结构入手．本文提出以函数型（树型结构函数）可编程器件作为演化硬件的结构，提高了编码效率，加快了演化速度，实现了以 Ｇ Ａ Ｌ作为演化硬件结构所不能实现的四位比较器．

基于硬件演化的电子电路故障自修复研究综述

阐述了硬件演化的基本原理,对基于硬件演化的故障自修复国内外现状作了详细的介绍,对故障自修复中重要的步骤作了说明,并指出了目前存在的问题和改进的方向。基于硬件演化的故障自修复必将具有广阔的前景和重大的工程应用价值。

演化硬件平台的数字电路仿真算法

在构建演化硬件的软硬件协同设计平台中,提出了一种数字电路仿真算法。这种仿真算法根据数字电路的拓扑结构,将电路的仿真过程分为两个阶段:第一阶段主要是对数字电路结构化,并将每个宏实体(模块)置于激活或挂起状态;第二阶段则使用两种方法仿真激活的宏实体。此外,根据软硬件协同设计平台的需求,对电路进行优化度和复杂性评价。实验表明这种数字电路仿真算法能较好地满足该系统平台的要求,有效地指导下一步的演化策略。

外部型硬件进化方法研究

外部型硬件进化(Extrinsic EHW)是将硬件描述语言(HDL)与进化算法(EA)结合起来的硬件进化(EHW)方法。在简要介绍了EHW的基本概念和工作原理的基础上,针对外部型硬件进化的基本方法,通过实验分析指出了这类方法存在的问题,阐述了在电子设计自动化(EDA)平台上实现Extrinsic EHW方法必须解决的核心问题。

一种基于GEP的演化硬件复杂电路优化算法

演化硬件是近年来新兴的研究热点,它是演化算法和可编程逻辑器件相结合而形成的硬件设计新方法。在演化硬件中门电路的优化设计是一个重要的研究领域。提出一种新的基于基因表达式程序设计(GEP)的算法来进行复杂优化电路的设计,通过仿真实验表明,该算法不仅收敛速度快,而且还能利用该算法优化大规模的门电路,克服了传统优化方法的求解速度慢甚至不收敛等缺点。该算法较传统的电路优化方法更简单、更高效。

使用常规IC的演化硬件电路设计实例

在讨论了EHW运行机制及其在一般硬件实验环境中所面临问题的基础上,具体针对一种分频电路进行了基于常规计算设备和普通TTL芯片的演化研究和具体实现,进而完成了能以闭环方式进行系统演化的实验环境;运行结果表明,该方式既从原理上保留了演化硬件的全部特点,又在一定程度上摆脱了对FPGA等类型可编程芯片和相关软件环境的依赖,可以在此基础之上有效地进行多种演化策略和演化方式的研究,具有一定的实用价值。

可演化TMR容错表决电路的设计研究

在高温、辐射等恶劣环境下微电子设备的可靠性要求越来越高,利用演化硬件(EHW)原理,将EHW技术与三模块冗余(TMR)容错技术相结合,在FPGA上实现可演化的TMR表决电路,使硬件本身具有自我重构和自修复能力,大大提高了系统的可靠性。

FPGA静电损伤容错系统设计及演化修复能力研究

为探索静电放电对可编程逻辑器件的静电损伤(ESD)效应及其防护方法,选用人体模型,并利用ESS-606AESD模拟器对CycloneⅡFPGA芯片EP2C5Q208进行了ESD注入损伤效应试验。在此基础上,以演化硬件(EHW)技术为核心构建了一个具有自修复特性的强容错电子系统,并对其进行了故障注入试验。结果表明:ESD对FPGA不造成芯片损毁,只对放电管脚及其相关逻辑单元造成损伤,未放电管脚及芯片内部绝大部分逻辑单元功能完好。同时发现,系统演化修复能力与系统故障状况间具有较为明显的规律:(1)随着系统故障量的增大,影响系统演化修复能力的主要因素从演化算法的效率逐步转变为演化修复过程中的故障"避让"概率;(2)系统的演化修复能力与故障数量符合指数衰减规律。

硬件进化的递增式学习研究

提高硬件进化(EvolvableHardware,简称EHW)的在线自适应能力是EHW追求的重要目标。本文构造了一种基于知识的递增式学习模式,研究了一种面向EHW的自适应学习机制。在加快进化计算收敛速度的同时,利用进化过程中的数据分析,获得了进化方向的预测(知识),有效地排除了可能对系统产生危害行为的个体。对比实验表明,该学习机制比简单的达尔文式进化机制具有明显的优势。为EHW实现自适应目标提供了一种可行的解决思路。

仿生容错系统演化修复能力研究

基于演化硬件技术构建一种仿生容错系统,通过不同模式、数量的故障注入对其演化修复能力进行研究,得到系统故障状况与演化修复能力间的关系:(1)随着故障数量的增加,系统演化修复能力的主要影响因素从演化算法的效率逐步向演化修复过程中的故障"躲避"概率转移;(2)系统的演化修复能力与故障数量符合指数衰减规律。