文摘Cache是处理器重要的存储模块,对处理器性能提升有着至关重要的作用.空间环境中,保护Cache免受软错误影响已成为设计新一代高可靠微处理器日益严峻的挑战.设计一种针对Cache Tag单错及邻位双错的低开销容错方法.可以保证Cache访问、Cache行填充和Cache行回写不受单位错误和邻位双错的影响,与传统SEC-FastTag容错方法相比,Tag单位及邻位双错容错能力得到提高.通过扩展FastTag结构优化设计,降低SEC-DAEC编解码逻辑带来的面积、功耗以及性能方面的开销.以四路组相连写回Cache为目标系统,与传统SEC-DAEC容错方法相比,本文提出的方法面积开销降低8.47%,功耗开销降低37.7%,关键路径时延减小0.13 ns.
