电离总剂量效应对浮栅型Flash存储器擦写耐久与数据保持特性的影响研究

文章通过电离总剂量效应、擦写循环和数据保持试验及其叠加试验,研究了总剂量效应对浮栅型Flash存储器擦写耐久和数据保持特性的影响。对较高总剂量(150 krad(Si))和含动态偏置在内的多种偏置条件进行了评估。结果表明:总剂量效应对擦写特性的影响较小,甚至可以忽略;总剂量效应对数据保持的影响主要表现在辐射致电荷泄漏,若总剂量效应试验后刷新数据,则其影响几乎可以忽略。为了减小辐射致电荷泄漏对数据保持的影响,在系统级应用上建议增加数据刷新次数。

NAND型Flash存储器总剂量效应实验研究

针对镁光公司的4种NAND型Flash存储器,开展了不同辐照偏置下的总剂量效应实验及不同工艺尺寸器件的静态加电辐照实验。实验结果表明,器件在静态加电和动态辐照偏置下的总剂量效应相似,而与不加电辐照偏置下的总剂量效应不同。不同工艺尺寸器件的敏感参数有相同的变化趋势,由于受其他因素的综合影响,各敏感参数并不随工艺尺寸单调变化。

Flash存储器中负压电荷泵的研究与设计

本文提出了一种适用于单电源,低电压供电的Flash存储器的负压电荷泵实现方法.在分析电荷泵工作原理的基础上,结合NOR Flash存储器电路系统对该负电压的要求,提出了用于抑制编程串扰的负压电荷泵电路结构,并详细分析其工作原理.最后针对不同工艺角、电源电压和温度对该电路进行系统的仿真验证,结果显示对于上述各情形该电荷泵系统均可以在2μs内稳定输出-300mV的电压,达到设计要求.

关于CMOS型SRAM存储器延时数据保护电路的设计

针对CMOS型SRAM存储器在掉电时数据易失的问题,设计了一种在高要求应用系统中通过积分延时的掉电数据保护电路。

FLASH存储器的在系统编程及其在DSP系统中的应用

FLASH存储器的在系统编程技术及其基本命令,并结合TMS320C3X系列DSP的上电系统自动引导功能,介绍了利用该技术将用户程序代码烧写到FLASH存储器中的方法。该方法能够实现DSP系统上电后的用户程序自动引导。

Flash存储器总剂量辐射损伤效应和退火特性

针对一款商用浮栅型Flash存储器进行60Coγ总剂量试验和退火试验,分析了器件失效的机理。使用超大规模集成电路测试系统测试了Flash的DC、AC、功能参数,利用Shmoo测试扩展了辐射敏感参数的范围和辐射损伤分析手段,分析了辐射敏感参数在辐射和退火过程中的变化规律。实验结果表明:强场下氧化物陷阱电荷和界面态陷阱电荷的加速积累使电荷泵电路的性能恶化造成器件的功能失效。由于氧化物陷阱电荷在数量上多于界面态陷阱电荷,使得器件功能和辐射敏感参数在退火过程中恢复。

FRAM铁电存储器的应用

介绍了铁电存储器的特点,详细阐述了在51系统中应用铁电存储器的原理及接口技术,给出了应用实例.

FLASH存储器E28F128J3A-150的原理及其应用

FLASH存储器是继传统ROM和EPROM之后推出的新型存储器件。本文介绍了E28F128J3A-150的组织结构和性能特点,并给出了存储器的原理框图和程序流程图。

单片机系统Flash存储器在系统编程设计

介绍了AM29F010B的编程要求,结合M68HC11上电自动引导功能,针对发动机控制单元设计中编程的问题,提供了一种Flash存储器在系统编程的方案,并给出了相应环节的程序流程图和部分操作的程序示例。笔者将该方法应用于发动机控制系统中,实现了将程序代码在线写入Flash存储器的功能。

基于PF-MeOTPA:CuO NPs复合材料的非易失性双稳态存储器件

利用Suzuki偶联反应制备了新型含甲氧基三苯胺-芴共聚物(PF-MeOTPA),通过核磁共振(NMR)、红外(FT-IR)等对中间单体及聚合物进行了表征。制备了氧化铜纳米粒子(CuO NPs),通过X射线衍射和透射电镜(TEM)对纳米粒子结构进行了表征。制备了以纯PF-MeOTPA膜,PF-MeOTPA/CuO NPs复合膜为活性层的三明治结构的电存贮器件,对器件进行了电流-电压特性测试和循环稳定性测试,研究结果表明:所有器件均表现出二元flash型存储特性,基于PF-MeOTPA/CuO NPs的电存储器件表现出更加优异的电存储特性,最佳开关电流比(ON/OFF)达到了1.1×10^(4),表明CuO NPs的加入有效地降低了器件的阈值电压和读取的误读率。

Flash异常引起海尔H32E12型液晶彩电二次不开机

海尔H32E12型液晶彩电（RTD2634机芯）Flash存储器（25Q64）损坏或数据丢失均会引起二次不开机，具体故障现象有以下两种：故障现象1：上电后，指示灯与呼吸灯交替闪烁，不开机。此故障的原因是Flash存储器（U6）中数据异常。先下载与电视机11位机器码对应的整机程序（install．img），并解压到u盘根目录中，如图1所示。

基于0．13μm工艺的8Mb相变存储器

采用0.13μm工艺,4层金属布线,在标准CMOS技术的基础上增加3张掩膜制备了一款8Mb相变存储器。1.2V的低压NMOS管作为单元选通器,单元大小为50F2。外围电路采用3.3V工作电压的CMOS电路。Set和Reset操作电流分别为0.4mA和2mA。读出操作的电流为10μA,芯片疲劳特性次数超过了108。

电能量采集终端的数据存储策略

电能量数据终端的数据类型随着应用水平的提高不断扩展,对数据存储提出了更高的要求。文中结合NOR型Flash存储器件给出一种分类型区别存储的设计策略,特别针对不断扩充的不定结构数据类型讨论了一种虚拟小区块文件系统的应用,并相应弥补原有的效率缺陷。

捷鼐讯：推出全新的可替代NANAFlash的NOR型B4-Flash

2011年11月成立的捷鼐讯（上海）电子科技有限公司是GENUSION在中国的子公司，致力于向中国客户提供优质的Flash存储器产品。

内置纠错码电路的128Mb NOR Flash

128Mb NOR FlaSh存储器“MR29V12852B”非常适用于对品质有高要求的车载设备和工业设备的数据存储介质，有助于系统的稳定工作和降低成本。该产品首次内置纠错码电路和输出驱动能力调整电路，

松下P55UT50C型等离子彩电黑屏故障检修

该机通电后面板绿灯亮，黑屏，然后红灯闪13下。据经验，红灯闪13下，是开机程序受阻、中断造成的。开机程序主要取决于两个Ic1C8000（CPU）和IC8900（FLASH存储器）。为防止意想不到的原因造成红灯闪13下，应当全面检测P板输出的各路电源电压是否正常，检测SC、SS板是否有大功率管击穿。

模式可配置的NAND Flash纠错系统设计与实现

针对NAND flash存储器设计一种模式可配置的纠错系统的电路结构,该结构可以预防错误位数大于设计纠错位数的情况发生。提出一种高速并行BCH编译码的电路设计方法,并导出一种无需有限域求逆运算的BM迭代算法的硬件实现方法。通过复用编码算法电路与译码算法电路,同时结合流水线技术与乒乓操作技术,实现以较小的硬件资源开销提高纠错系统性能。该纠错系统电路在EP4CE15E22C8系列FPGA芯片上实现,并进行测试分析。测试结果表明:在相同的系统工作频率下,该纠错系统电路的数据吞吐率是传统串行纠错电路的8倍,而硬件资源开销只增加1倍;与传统的NAND flash纠错电路相比,该纠错电路结构相对独立,可移植性强,可满足多种应用场合的需要。

基于C8051F021的便携式心电监视仪

介绍了基于C8051F021便携式心电监视仪的系统总体设计及其功能。

TMS320C6xDSP的FLASH引导方法研究与实现

介绍了TMS320C6xDSP的几种FLASH引导方法,比较了引导过程中基于软件流水的数据搬移方法和QDMA方式的数据搬移方法,并介绍了如何利用在系统编程穴ISP)对上电引导程序进行FLASH编程。通过对实际的TMS32C6711DSP电路调试实验,证明了以上方法简单易行。