基于可视图与改进遗传算法的机器人平滑路径规划

针对传统遗传算法在路径规划中存在收敛速度慢、易早熟和路径质量差等缺点,提出一种基于可视图与改进遗传算法的路径规划算法。首先,利用可视图法压缩地图信息,减少搜索节点;然后,对路径个体采用浮点数编码,引入模拟二进制交叉(simulated binary crossover,SBX)算子和多项式变异算子,并采用精英保留策略和轮盘赌相结合的选择算子以防止优质个体丢失;之后,将贝塞尔(Bezier)算子引入遗传算法,改善路径的平滑性;最后,分段优化贝塞尔控制节点,防止优化路径与障碍物碰撞。在仿真地图中进行测试,实验结果表明,所提算法相比于其他算法可以规划出一条更平滑、更短的路径。将算法应用在康复助行机器人中进行测试,实验结果表明,所提算法能有效解决机器人的全局路径规划问题,提升全局路径规划的效率。

基于多类型计算重写的浮点表达式精度优化方法

表达式重写是精度优化领域的新兴方法,其核心思想是在不改变表达式精度类型的前提下,将其变换为语义上等价的表达式以尝试提升精度。然而,面对庞大的变换规则和变换空间,如何选取合适的变换策略成为了重写方法的问题所在。针对上述问题,提出了一个基于多类型计算重写的浮点表达式精度优化方法,支持包括函数计算、四则运算的表达式,并实现了表达式重写工具exprAuto。区别于其他精度优化工具侧重于对子表达式的替换,exprAuto更注重对表达式运算顺序的变换。exprAuto在对表达式化简和数学变换后,通过多项式变换获取不同的计算顺序,并尝试减少运算次数以提升精度,最终生成一个包含不同计算顺序的等价表达式集合,通过排序筛选和误差检测从中选出最终的精度优化结果。文中选取41个FPBench标准集中的表达式和18个常见数学函数的近似多项式作为测试用例,在经exprAuto优化后,所提方法相比原式最大误差降低了45.92%,平均误差降低了34.98%;针对其中的18个近似多项式,相比原式最大误差降低了58.35%,平均误差降低了43.73%。实验结果表明,exprAuto可以有效提升表达式尤其是多项式的精度。

国产SW26010-Pro处理器上3级BLAS函数众核并行优化

BLAS(basic linear algebra subprograms)是最基本、最重要的底层数学库之一.在一个标准的BLAS库中,BLAS 3级函数涵盖的矩阵-矩阵运算尤为重要,在许多大规模科学与工程计算应用中被广泛调用.另外,BLAS 3级属于计算密集型函数,对充分发挥处理器的计算性能有至关重要的作用.针对国产SW26010-Pro处理器研究BLAS 3级函数的众核并行优化技术.具体而言,根据SW26010-Pro的存储层次结构,设计多级分块算法,挖掘矩阵运算的并行性.在此基础上,基于远程内存访问(remote memory access,RMA)机制设计数据共享策略,提高从核间的数据传输效率.进一步地,采用三缓冲、参数调优等方法对算法进行全面优化,隐藏直接内存访问(direct memory access,DMA)访存开销和RMA通信开销.此外,利用SW26010-Pro的两条硬件流水线和若干向量化计算/访存指令,还对BLAS 3级函数的矩阵-矩阵乘法、矩阵方程组求解、矩阵转置操作等若干运算进行手工汇编优化,提高了函数的浮点计算效率.实验结果显示,所提出的并行优化技术在SW26010-Pro处理器上为BLAS 3级函数带来了明显的性能提升,单核组BLAS 3级函数的浮点计算性能最高可达峰值性能的92%,多核组BLAS 3级函数的浮点计算性能最高可达峰值性能的88%.

基于FPGA误差可控的浮点运算加速器研究

浮点运算是高性能计算(HPC)领域的基础运算。在大数据与云计算的背景下,高性能计算平台需要处理的数据量与日俱增,而且浮点数的舍入误差在大规模、长时程的运算中会产生累积,因此,在提升浮点运算性能的同时保证计算结果的可靠性非常重要。利用现场可编程门阵列(FPGA)可编程、低功耗、灵活性强的特点,针对含复杂单项运算的浮点多项式设计一种浮点运算加速器。基于无误差变换的思想,通过计算得出舍入误差值,将其补偿到浮点数值上,从而实现误差可控。采用异步并行的方式实现运算加速,并通过构建CPU-FPGA平台最大化地利用计算资源,保证计算任务执行的高效性。数据测试结果表明:在不限制对称性下的数值相对论模拟运算中,该加速器在200 MHz的主频下可达到91.85 MFLOPs的峰值性能;与Intel i76700K CPU运行最大线程数的性能相比,该加速器实现了50.54的加速比,并在该条件下获得了平均53.6%的精确结果百分比以及更低的相对误差,表明其具备较高的可靠性。

动态牵伸过程中浮游纤维变速点分布模拟

为研究牵伸条件的变化对牵伸过程的影响,通过建立动态牵伸模型,仿真浮游纤维在动态牵伸过程中受到摩擦力作用的加速过程,得到动态牵伸过程中浮游纤维变速点分布。纤维的牵伸过程被细化为后纤维、慢浮游纤维、快浮游纤维和前纤维4种纤维运动状态变化的过程。通过记录纤维在牵伸过程中速度和位置的变化,计算得到纤维保持每种状态的时间。模拟过程中,通过获取纤维在牵伸过程中速度和位置的变化,得到每根纤维在牵伸区内分别维持4种运动状态的时间,从而建立动态的牵伸模型。此外,通过确定浮游纤维与快速纤维和慢速纤维相互接触的长度,计算浮游纤维在动态牵伸过程中受到的控制力与引导力,模拟浮游纤维在动态牵伸过程中的加速过程。同时计算简单罗拉牵伸的摩擦力界分布,通过改变牵伸模型的牵伸倍数和纤维长度,模拟不同牵伸条件下浮游纤维变速点分布。结果表明:仿真得到的变速点分布近似于正态分布,与实际牵伸过程中变速点分布形态接近;牵伸倍数越大,纤维的长度越长,变速点分布越接近前罗拉,并且变速点分布范围越小。

基于混合基的类浮点可变点FFT处理器的ASIC实现

为了对数字信号处理领域中的核心算法快速傅里叶变换(FFT)进行加速,需要设计专门的FFT处理器。由于在数字信号处理领域经常使用不同点数的FFT,提出一种采用基2-基4混合基的点数可配置的FFT处理器实现方案。同时,为了提高运算精度且不增加硬件资源与实现复杂度,首次提出类浮点数据格式。该类浮点数据格式采用浮点数据的设计思想表示整数型数据,使得在运算过程中低位数据得到有效利用,提高了运算精度和数据的动态范围。实验结果表明,该类浮点FFT处理器比传统pipelined FFT处理器以及经典块浮点FFT处理器具有更优的PPA性能。与经典块浮点FFT进行精度比较,对于小数值输入数据二者精度一致,对于大数值输入数据,类浮点FFT处理器比块浮点FFT处理器有更高的精度,因此是实现FFT处理器的一种有效方案。

Modbus-RTU协议的浮点数传输设计

为解决Modbus-RTU通信协议中保持寄存器不能直接传递高精度浮点数的问题,设计了一种共用体数据结构,定义联合变量,将浮点数和对应的存储数组共享同一内存空间,发送端用浮点数二进制码的方式传输浮点数,接收端再用浮点数的格式读取这4个字节内的数值,实现Modbus-RTU协议的浮点数传输设计。该方法经多次数据传输测试,可同时发送多个不同精度的浮点数,数据传输简单、高效。该方法可应用于需要采用Modbus-RTU协议进行多个浮点数数据传输且精度不同的通信系统中。

面向SPICE仿真的专用浮点计算单元研究

稀疏矩阵求解是SPICE仿真的重要部分,目前求解所使用的算子通常为通用浮点计算单元,运算速度受限。本文通过改进通用浮点算子中加/减和乘单元,使其在SPICE仿真专用背景下能实现更快的求解速度。对传统加减单元使用舍入并行延时优化算法和双路径设计方案,利用香农扩展、非精确前导零补偿等手段优化了电路的关键路径延时。对传统乘单元通过改变传统压缩拓扑层结构、优化注入值算法中舍入进位等逻辑改善了相关延时。最终,在TSMC 28 nm工艺下对双精度浮点求解速度分别为0.46 ns和0.79 ns,对比Synopsys公司的DW库单元延时分别减小33.4%和7.1%,面积分别减小4.62%和1.6%。实验结果表明,改进后浮点单元能有效降低矩阵单次求解步骤的时间,在一定程度上加速瞬态仿真整体速度。

五电平ANPC变换器多目标优化调制技术研究

针对五电平有源钳位型变换器现有的调制策略存在SPWM直流侧电压利用率低,中点电压控制的计算复杂,SVPWM数字化实现难度大等问题,研究了一种操作简单,满足电压利用率高、中点电位平衡、悬浮电容电压稳定、共模电压较小等多目标优化的五电平新型SPWM调制算法。首先通过研究SVPWM与SPWM的本质联系,将SVPWM等效至PD-SPWM,其次分析不影响中点电位平衡的共模电压抑制边界,重构五电平低幅值共模电压矢量空间,并采用注入零序电压自由选择开关序列、实时切换等效PD-SPWM种类等方法实现多目标优化。最后搭建了实验样机,应用仿真和实验等手段对多目标优化算法进行了验证,试验结果表明在保证中点电压平衡、悬浮电容电压稳定可控的同时,共模电压幅值减小约32.8%,表明了优化的有效性。

浮针结合SET技术治疗腰背肌筋膜炎临床观察

目的:观察浮针结合SET技术(悬吊运动)治疗腰背肌筋膜炎疗效并探究其作用机理。方法:选取腰背肌筋膜炎患者90例,应用随机数字表法随机分为治疗组和对照组(各45例),治疗组应用浮针结合SET技术进行治疗;对照组单纯采用浮针治疗,于治疗前、后,采用简化McGill量表和功能障碍评价量表(Roland-Morris)对两组进行评定比较,并于1月后回访患者统计复发率。结果:治疗2周后,两组的疼痛及功能障碍评分较治疗前均有改善(P<0.05),且治疗组优于对照组(P<0.05);治疗组和对照组的有效率分别为93.33%和88.89%,治疗组优于对照组;整个研究期间,90例患者均未出现不良反应。结论:浮针结合SET技术可显著改善腰背肌筋膜炎患者的疼痛及功能障碍,疗效优于对照组,并可显著降低本病的复发率。

基于混沌浮点运算的医学图像加密方法与FPGA实现

针对医学图像数据在互联网传输中的高机密性需求,提出一种基于Logistic混沌浮点数运算的加密方法用于医学图像加密。在该加密方法中,结合双精度浮点运算设计了基于Logistic混沌的伪随机数序列发生器(PRNG),并采用硬件描述语言Verilog对PRNG进行了硬件描述。在Altera公司Cyclone Ⅳ系列DE2-115开发平台上实现了加密方法综合设计。从密钥敏感性测试、直方图分析、相关性检验、信息熵处理等密码学角度分析了加密算法的安全性。通过将文中提出的图像加密算法与现有的一些图像加密算法进行比较,发现经过该加密算法加密后图像具有对密钥敏感、相关系数小、信息熵高等特点。此外,基于FPGA的硬件加密系统加密稳定性高,实时性好。

基于SystemVerilog的浮点数约束生成器的研究与实现

SystemVerilog是专用于FPGA验证的语言,它的约束随机机制是支持FPGA随机测试的关键。然而,SystemVerilog语言仅提供了对整数类型的约束随机机制,这大大限制了需要使用浮点数随机激励的验证。文中设计了一种基于SystemVerilog的浮点数约束生成器,它通过转换机制,实现对浮点数的约束随机生成,从而将SystemVerilog的约束随机机制扩大到浮点数据类型,有效扩大了SystemVerilog约束随机验证的支持范围。

基于FPGA的电力电子系统电磁暂态实时仿真通用解算器

电力电子系统较高的开关频率给传统以CPU为计算核心的电磁暂态(EMT)实时仿真带来了挑战。为了实现小步长实时仿真,该文提出并实现一款基于FPGA的EMT实时仿真解算器。该解算器的通用化框架分为离线和在线两部分,离线程序能够自动获取仿真模型的参数并生成计算数据,在线程序能够自动配置计算资源与控制逻辑。为了提高仿真速度,还提出一种低延迟的单周期浮点累加方法,用于构建解算器的基本计算单元。基于Xilinx Virtex7 xc7vx485t型FPGA芯片的评估与分析结果表明:相比某商业FPGA实时仿真解算器,该文解算器的仿真速度提高了一倍,仿真规模增加了29.69%~79.17%。最后,还通过两种电力电子变换器的实时仿真测试,验证了它的实际性能。所提解算器能够达到400 MHz的运行速度、100 ns级的仿真步长并保持较高的仿真精度,具有通用性强、自动化程度高、配置灵活等特点。

基于部分积概率分析的高精度低功耗近似浮点乘法器设计

浮点乘法器是高动态范围(HDR)图像处理、无线通信等系统中的关键运算单元,其相比于定点乘法器动态范围更广,但复杂度更高。近似计算作为一种新兴范式,在受限的精度损失范围内,可大幅降低硬件资源和功耗开销。该文提出一种16 bit半精度近似浮点乘法器(App-Fp-Mul),针对浮点乘法器中的尾数乘法模块,根据其部分积阵列中出现1的概率,提出一种对输入顺序不敏感的近似4-2压缩器及低位或门压缩方法,在精度损失较小的条件下有效降低了浮点乘法器资源及功耗。相较于精确设计,所提近似浮点乘法器在归一化平均错误距离(NMED)为0.0014时,面积及功耗延时积方面分别降低20%及58%;相较于现有近似设计,在近似位宽相同时具有更高的精度及更小的功耗延时积。最后将该文所提近似浮点乘法器应用于高动态范围图像处理,相比现有主流方案,峰值信噪比和结构相似性分别达到83.16 dB和99.9989%,取得了显著的提升。

基于FPGA高速浮点控制算法的设计架构与应用

为满足控制系统对高速处理、高精度运算的需求,提出一种基于现场可编程门阵列(FPGA)的高速浮点控制算法的设计架构。利用System Generator工具设计浮点控制算法并生成其IP核;VHDL编写模/数(A/D)、数/模(D/A)转换芯片的驱动逻辑;而后顶层中按照时序逻辑关系连接各模块;最终在FPGA中实现硬件控制。将算法设计架构应用在快速反射镜的闭环控制中,实验结果表明:单精度浮点格式的PID算法执行时间为2~3个采样周期,整个控制算法最快执行仅需10个时钟周期,闭环控制周期为6.55μs。实验验证了提出的算法设计架构具有可行性;该架构设计的控制器具有高速的处理性能和高精度的控制效果。

南昌核心城区核酸采样点可达性研究

通过分析核酸采样点的空间分布和资源配置情况,探索中心城市社区核酸采样点的可达性和公平性,旨在缓解日益增长的核酸采样需求与核酸采样点设施供给之间的矛盾,提高核酸采样服务的效率和公平性。以南昌市中心城区为研究区域,提出了基于多出行模式两步移动搜索法分析核酸采样点与人口的匹配性的研究方法来探索各种出行方式下核酸采样点的综合可达性,并基于洛伦兹曲线、基尼系数等非空间分析指标,对南昌市核酸采样点与人口的匹配性核酸检测点均等化水平进行评价。结果表明,南昌市整体的核酸采样点可达性较好,但仍处于不公平状态。

FPSO转塔系泊止链器安装工艺与拖航固定设计

针对我国南海深水浮式生产储卸油装置(FPSO)转塔单点系泊的关键零件止链器,进行安装工艺过程设计模拟和拖航固定设计的有限元分析。结果表明:止链器集成安装的关键点是吊装过程通过姿态调整与锚链盘U型槽配合;满足止链器安装精度的核心是节圆柱与耳轴转动平稳;止链器拖航固定的张紧链是应力薄弱点,在选型设计中应保守考虑使用1根张紧链的工况。实际工程应用验证了止链器安装工艺与拖航固定设计方案满足可靠性要求,为南中国海类似工程提供了直接经验。

大型起重船系泊系统时域分析

起重船因其结构的特殊性以及作业工况的复杂性,对其在施工作业和安全方面产生不利的影响。多点锚泊定位系统在控制船位保证起重船正常工作方面起到了非常关键的作用,故有必要对起重船的系泊展开专门研究。基于1 500 t回转式起重船采用Workbench/AQWA来计算不同工况、不同水深、不同浪向角下系泊缆的张力、卧链长度以及船体运动响应。结果表明,起重船运动响应满足设计要求,系泊系统具有良好定位能力;在尾吊、侧吊、暴风自存3种不同工况、不同水深条件下,优先考虑系泊缆3以减少设计计算中的工作量;起重船随着水深的增加,横荡、横摇变化最为明显,发生在90°浪向。该研究有助于设计者和船上工作人员预测船体运动,为系泊缆的进一步深入研究奠定基础。

基于双倍双精度施密特正交化方法的QR分解算法

当矩阵的规模较大或者条件数较高时,格拉姆-施密特(Gram-Schmidt)正交化算法和其相关修正算法时常表现出数值不稳定性的现象。为了解决该问题,探索了修正Gram-Schmidt算法(MGS)中舍入误差的累积效应,然后基于无误差变换技术和双倍双精度算法,设计并实现了双倍双精度修正Gram-Schmidt正交化算法(DDMGS)。该算法的精度测试中显示所提算法较分块施密特正交化(BMGS_SVL,BMGS_CWY,BCGS_PIP与BCGS_PIO)的变体算法具有更好的数值稳定性,证明了DDMGS算法能够有效地减少矩阵的正交性损失,提升数值精度,展示了所提算法的可靠性。在算法的性能测试中,首先计算并比较了不同算法的浮点计算量(flops),随后将所提DDMGS算法与修正施密特正交化算法在ARM和Intel两款处理器上作比较,虽然DDMGS算法的运行时间分别是MGS的5.03倍和18.06倍左右,但获得了明显的精度提升效果。

面向5G终端基带处理的高量化信噪比FFT加速器设计

针对第5代移动通信系统(5G)终端基带处理芯片的设计要求,本文提出一种基于新型块浮点(BFP)技术的快速傅里叶变换(FFT)加速器。为了降低FFT计算过程中的量化误差,本文实现了一种逐级迭代、动态调整共享指数的块浮点技术,并在此基础上,引入“银行家舍入规则”处理BFP尾数缩放过程中的舍入误差,进一步提高该加速器的整体精度。此外,为了实现5G基带连续FFT处理需求,本文还实现了一种无地址冲突的顺序访存机制。实验结果表明,该加速器从128点至4096点FFT处理的量化信噪比(SQNR)都超过75 dB,比未采用块浮点的方案高8~15 dB;与其他较优秀的设计相比,在高点数(2048点、4096点)上也有3 dB的优势。本文FFT加速器在TSMC 28 nm工艺库下综合显示,总面积为0.193 mm^(2),最高支持600 MHz时钟频率,计算4096点FFT平均功耗为16.3 mW。