基于SystemVerilog的浮点数约束生成器的研究与实现

SystemVerilog是专用于FPGA验证的语言,它的约束随机机制是支持FPGA随机测试的关键。然而,SystemVerilog语言仅提供了对整数类型的约束随机机制,这大大限制了需要使用浮点数随机激励的验证。文中设计了一种基于SystemVerilog的浮点数约束生成器,它通过转换机制,实现对浮点数的约束随机生成,从而将SystemVerilog的约束随机机制扩大到浮点数据类型,有效扩大了SystemVerilog约束随机验证的支持范围。

基于矩阵求逆的电机FPGA实时仿真模型

FPGA实时仿真中通过查表法建立的电机非线性模型存在通用性不高、精确度受限于片上存储资源等问题,为此建立了基于矩阵求逆的电机FPGA实时仿真模型。为了减小电感矩阵求逆对仿真实时性的影响,算法中选择了前向欧拉离散方法以及基于LDL T分解的矩阵求逆方法;模型框架中设计了电感矩阵更新及其求逆与电机方程更新并行处理的顶层框架,设计了以高速浮点乘累加器和浮点除法器为基本单元的底层计算架构;程序实现中采用了数据驱动的方法控制基本计算单元的任务调度。以Xilinx Virtex7 xc7vx485t为目标芯片,评估了以三相感应电机为例建立的电机模型FPGA程序,进行了电感参数定常与饱和两种工况下的离线仿真与实时仿真。所建电机FPGA实时仿真模型能够达到320 MHz的运行频率、793.75 ns的仿真步长,定子电流和转子电角速度的最大相对稳态误差分别为3.13%、0.70%。

Excel中不可见浮点数误差的来源探究

为了获取Excel中存在不可见的浮点数误差的直接证据,采用不同构造方式在Excel中生成了“相同”的小数数列,分别使用“=”和MATCH函数比较了各数列中的数据在修约前后的一致性。通过拆解Excel工作簿文件,获取其内部存储的高精度数据,证明了Excel中的存储精度高于显示精度,这一精度差异在某些情况下会导致不可见的浮点数误差。

基于可编程控制技术的倾斜试验系统设计开发

倾斜试验是发动机开发阶段所必须进行的一项重要试验,其主要是考察发动机在各种倾斜角度下的润滑性能。发动机倾斜包含纵向和侧向两个方向的角度倾斜。为了实现两个方向的倾斜动作,设计了一套可绕X轴和Y轴分别独立旋转的台架。为了控制台架运转,开发了一套以欧姆龙CP1H为控制核心的台架控制系统,控制系统的控制量包括模拟量采集、高速脉冲计数、开关量采集、脉冲输出、开关量输出。应用VB语言开发上位机程序,通过对相关发动机进行倾斜试验验证了控制程序的控制和通讯功能,试验证明该程序能够实现计算机对台架的远程监控。

浮点数学函数异常处理方法

异常会造成程序错误,实现完全没有异常的浮点计算软件也很艰难,因此,实现有效的异常处理方法很重要.但现有的异常处理并不针对浮点运算,并且研究重点都集中在整数溢出错误上,而浮点类型运算降低了整数溢出存在的可能.针对上述现象,面向基于汇编实现的数学函数,提出了一种针对浮点运算的分段式异常处理方法.通过将异常类型映射为64位浮点数,以核心运算为中心,将异常处理过程分为3个阶段:输入参数检测(处理INV异常)、特定代码检测(处理DZE异常和INF异常)以及输出结果检测(处理FPF异常和DNO异常),并从数学运算的角度对该方法采用分段式处理的原因进行了证明.实验将该方法应用于Mlib浮点函数库,对库中600多个面向不同平台的浮点函数进行了测试.测试结果表明:该方法能够将出现浮点异常即中断的函数个数从90%降到0%.同时,实验结果验证了该方法的高效性.

分级变异的动态克隆选择算法

基于浮点数编码,提出一种分级变异的动态免疫克隆选择优化算法.根据抗体的亲和度将种群分解为3个子种群,分配以不同的搜索任务,实施不同的变异策略.在进化过程中动态改变种群规模、克隆规模和变异参数,从而加快了全局搜索速度,提高了局部搜索精度.对5个复杂函数的优化仿真实验表明了该算法的有效性.

浮点数编码遗传算法变异概率的选取

一般遗传算法对变异概率的选取只有一个推荐的选择范围，文中通过引入个体基因改 变总机率这一概念，根据问题的染色体长度来确定采用浮点数编码的遗传算法变异概率，经 测试函数检验具有明显的效果，避免了选取的盲目性．

计算机浮点数算术运算的舍入误差研究

对计算机浮点数算术运算的舍入误差进行分析,是对数值计算方法作误差分析的基础。论文全面研究了计算机浮点数算术运算的舍入误差的基本理论,对有关结论均作了严格的论证。并举例说明由算术运算的误差界,可建立较复杂运算的误差界。还研究了向前误差分析和向后误差分析的要点。推广上述结果,对矩阵基本运算的舍入误差进行了估计。

面向飞腾处理器的高精度求和与点乘算法实现和优化

在大规模和长时程数值计算中,浮点运算的舍入误差的累积效应可能导致数值结果不可信。求和与点乘是浮点数值计算中最为基础的运算,在大规模科学计算过程中被频繁调用,其数值结果精度至关重要。面向国产飞腾处理器,基于OpenBLAS,采用无误差变换技术设计了高效的汇编内核函数,实现并优化了高精度的求和与点乘算法。数值实验显示,该高精度算法的数值结果精度同原始算法在双倍工作精度下得到的数值结果精度相同,验证了本文算法的有效性;本文算法在单线程情况下运行时间分别是原始算法运行时间的1.57倍和1.76倍,在保证精度提升的同时效率没有明显的降低;在多线程情况下,同原始算法具有近乎相同的运行时间,体现了算法的高效性。理论误差分析进一步表明了本文算法的可靠性。

单精度浮点数累加和误差研究

计算机中进行浮点数加法运算时,需要进行对阶和右规格化操作,该操作会进行舍入处理,这种处理过程会产生误差,浮点数累加运算会造成误差的累积,导致计算结果精度不够甚至计算结果错误。通过实验手段研究单精度浮点数累加过程中不同结合顺序对浮点数累加和误差的影响,探索结合顺序导致计算误差的规律,为多核计算、GPU计算、多处理器计算等计算范型和计算结构提供选择结合方法的依据,便于发挥其并行计算的优势。

DLX处理器浮点数流水线性能的研究

DLX虚拟微处理机提供了一个基于PC机的研究平台,研究者可以在PC机上模拟新的处理机技术。该文先介绍DLX微处理机针对流水线处理的结构调整和流水线面临的问题,然后结合实例,介绍了对DLX浮点数流水线性能的分析研究。

电量变送器中一种快速高精度的开平方算法

在分析查表开平方算法和浮点数特点的基础上 ,提出一种二进制浮点数与查表法相结合的开平方算法。该算法不仅具有计算简单、运算速度快、精度高的优点 ,而且占用内存少 ,解决了长期以来开平方算法存在耗时长、精度低、存贮数据值范围难以确定的问题。对于 80C196单片机 ,若采用 12MHz晶振 ,利用本算法 ,最大耗时不超过 80 μs,平均耗时为 5 5 μs,最大误差小于 (6 .1× 10 - 3) %。

C语言中浮点数的存储格式及其有效数字位数

总结了C语言中的单精度型(float)、双精度型(double)和长双精度型(long double)浮点数的存储格式,并用简洁的C程序给出了验证;对其表示的十进制数的有效数字位数,从相对误差的角度,给出了判定方法及结论。

基于“魂芯一号”的自适应截位浮点乘法实现

针对雷达信号处理中的高精度浮点矩阵运算的需求,设计了一种自适应截位的复数矩阵乘法的新算法,将浮点数据按照指定规则转化为定点格式,从而最大程度地保留计算精度,满足高精度算法的需求,并在国产高性能处理器——"魂芯一号"上编程实现。同时,将新算法分别与"魂芯一号"浮点算法、TS201浮点算法进行对比,新算法从精度和误差分布上都有明显优势,说明新算法是有效可行的,最终在某型号雷达上使用。

采用Karatsuba算法在FPGA上实现双精度浮点乘法

双精度浮点运算广泛应用于数值计算和信号处理中,在IEEE754标准中实现两个双精度浮点乘法需要一个53 bit×53 bit的尾数乘法器,这样的一个乘法器若采用FPGA实现需要大量的硬件资源。将Karatsuba算法应用于浮点运算器中,采用FPGA实现了一个浮点乘法器,与传统方法相比该乘法器占用硬件资源较少。

同符号数相加“大数吃小数”的界限：理论分析

研究计算机内部二进制浮点数IEEE754存储规则及相加过程,给出数值计算中两同号规范化数相加发生"大数吃小数"现象的严格理论界限,为实际数值计算中避免此类现象提供理论依据,并利用所得理论对数值试验中的现象及结论进行解释.

Ch平台在交互式程序设计教学中的应用

Ch交互式解释型运行平台不仅可以给教师提供一个能够充分解释C语言中抽象难以理解的概念的平台,而且可以提供让学习者很快上手,验证并进行显式化抽象概念的运行开发调试平台。本文列举了C语言中的难点如指针、数组、变量作用域、函数及其参数和浮点数等实例,说明教学中如何借助交互式解释型Ch平台的优势来显式化这些理论概念并加以理解,最后分析了近几年来我校采用该平台所取得的教学效果。

基于带符号位的浮点数运算的多位宽3D RRAM设计

本文介绍了卷积神经网络(convolutional neutral network,CNN)系统中具有多位存储的三维阻变式存储器(threedimensional resistive random-access memory,3D RRAM)的带符号位的浮点数运算.与其他类型存储器相比,3D RRAM可以在存储器内部进行运算,且具有更高的读取速率和更低的能耗,为解决冯诺依曼架构的瓶颈问题提供新方案.单个RRAM单元的最大和最小电阻分别达到10 GΩ和10 MΩ,可在多级电阻状态下稳定,以存储多比特位宽的数据.测试结果表明,带符号位的浮点数的卷积运算系统的精度可以达到99.8%,测试中3D RRAM模型的峰值读取速度为0.529 MHz.

基于MSP430F149的自适应功率因数测量仪的研究

本文介绍了基于MSP430F149的功率因数测量硬件系统及其算法设计。本测量系统对待测信号进行采样后,作数字低通滤波和DFT运算以估算其频率,从而根据信号频率灵活调整采样周期,能够工作在很宽的频率范围内。在采用LCD显示的同时,通过RS232接口可以在PC机上实时显示测量结果和信号波形,人机界面友好。

基于VHDL的浮点算法研究

浮点运算是数字信号处理中最基本的运算,但因为现行EDA软件没有提供浮点运算功能,使其在FPGA中的实现却是个棘手问题。文中提出了一种基于VHDL的高精度浮点算法,并以9位实序列为例,通过浮点数表示、对阶操作、尾数运算以及规格化处理等步骤高效并准确地实现浮点加/减法、乘法、除法以及平方根等运算,最后在FPGA中下载并实现了上述浮点运算,并给出测试结果。测试数据表明:所设计的浮点算法在其浮点数位宽所对应的精度范围内,可以在FPGA上成功地实现包含加、减、乘、除及求平方根等各种浮点运算。