一种嵌入式FPU的设计与实现

本文介绍了自主设计实现的浮点部件ＮＲＳＦＰＵ（Ｎｏｒｔｈｗｅｓｔｅｒｎ Ｐｏｌｙｔｅｃｈｎｉｃａｌ Ｕｎｉｖｅｒｓｉｔｙ ＲＩＳＣＳｙｓｔｅｍ′ｓＦｌｏａｔｉｎｇ Ｐｏｉｎｔ Ｕｎｉｔ）．为了优化设计规模和速度，在体系结构设计中采用了有效策略，并给出了ＮＲＳＦＰＵ 中复杂运算指令流程的设计．通过布局布线后的结果看出，该设计规模小，速度高。

NRS FPU中浮点乘、除运算的合并设计

ＮＲＳ ＦＰＵ是西北工业大学航空微电子中心研制的具有自主版权的协处理器．文中面向嵌入式应用描述了 ＮＲＳ ＦＰＵ通用路径下浮点乘、除的合并设计．主要讨论了迭代计数器、除索引寄存器与乘数寄存器的合用、ＢＯＯＴＨ译码逻辑与除法的查找表结合、以及数据缩放与移位部件的共用．并结合具体实现，对浮点除算法中实现较复杂的商位产生算法进行了改进．与其它几种常见的处理器比较显示，ＮＲＳ ＦＰＵ规模小、速度高，是嵌入式应用的最佳选择．

嵌入式FPU微指令控制模块的设计与实现

本文主要讨论了32位FPU(Floating Point Unit)中的控制模块的设计与实现,在设计中控制部分采用了微程序的设计思想,介绍了微程序控制设计的基本构成电路和工作特点,在设计中采用了诸如:多入口地址等提高微程序控制能力的方法。为了提高电路的性能,使用了门级设计。通过布局布线后的结果看出,该设计规模小、速度高,非常适合嵌入式应用。

面向SPICE仿真的专用浮点计算单元研究

稀疏矩阵求解是SPICE仿真的重要部分,目前求解所使用的算子通常为通用浮点计算单元,运算速度受限。本文通过改进通用浮点算子中加/减和乘单元,使其在SPICE仿真专用背景下能实现更快的求解速度。对传统加减单元使用舍入并行延时优化算法和双路径设计方案,利用香农扩展、非精确前导零补偿等手段优化了电路的关键路径延时。对传统乘单元通过改变传统压缩拓扑层结构、优化注入值算法中舍入进位等逻辑改善了相关延时。最终,在TSMC 28 nm工艺下对双精度浮点求解速度分别为0.46 ns和0.79 ns,对比Synopsys公司的DW库单元延时分别减小33.4%和7.1%,面积分别减小4.62%和1.6%。实验结果表明,改进后浮点单元能有效降低矩阵单次求解步骤的时间,在一定程度上加速瞬态仿真整体速度。

基于硬件FPU的姿态解算系统设计

为了提高四旋翼飞行器姿态解算的速度和姿态估计的精度,提出了一种基于硬件浮点运算单元(FPU)的姿态解算系统。以STM32F407ZET6和MPU9250等作为实验平台,对惯性测量单元(IMU)传感器原始数据进行滑动平均滤波处理后再进行互补滤波算法计算,利用数字信号处理(DSP)库的硬件FPU对互补滤波算法进行加速。实验结果表明:本系统可将姿态解算的速度提高至800Hz,俯仰角、横滚角、偏航角的精度分别提升至±0.17°,±0.26°,±0.03°,满足小型四旋翼飞行器姿态解算的精确性和快速性要求。

半潜式平台浮体结构建造精度数据链管理系统

为解决半潜式平台浮体结构建造过程中产生的累积偏差问题,以陵水17-2浮式生产装置(Floating Production Unit,FPU)为研究对象,根据建造过程中产品精度控制要素的偏差传递关系建立浮体结构建造精度数据链模型。根据精度数据链中各关联要素之间的逻辑关系,研究开发面向FPU浮体结构建造精度过程控制的数据管理系统,可实现数据采集、数据分析、问题处理等功能之间的数据流向、数据加工、数据存储、数据重用的关联和解耦,以及实际生产过程的精度控制映射流程。研究成果对于其他类型海洋平台结构物的建造也具有一定的扩展适应性。

FPSO结构特点和建造过程控制要点分析

为提高船舶的安全性和可靠性,基于某浮式生产储油卸油装置(Floating Production Storage and Offloading,FPSO),对FPSO的结构特点进行介绍,并对建造过程中的控制要点进行分析。研究成果可为FPSO的设计与制造提供一定参考。

可配置高速高精度FFT的硬件实现

提出了一种高速、可变长点、混合基8/4/2、浮点的FFT硬件模块化设计方案。设计方案中,改进了基8/4/2混合基算法,能够处理可变长2N(3≤N≤12)采样点;提出了一种乒乓RAM结构和数据地址的组织,可以同时存、取和处理16个数据,保证处理实时性;采用了超长流水线浮点执行单元,提高了处理结果的精度。目前,该设计已在FPGA上实现,采样点长4k时处理能力为250MSPS。采用0.18μmCMOS工艺综合,4k点时处理能力可达到800MSPS。

高性能并行FFT处理器的设计与实现

提出一种高性能并行快速傅里叶变换(FFT)处理器的设计方案,采用4个蝶形单元进行并行处理,利用改进的无冲突操作数地址映射方式,保证每个周期同时读取和写入16个数据。给出该处理器的FPGA实现,性能评测结果表明,与其他FFT处理器相比,该并行FFT处理器的性能较优,能满足实际应用需求。

二进制翻译中的X86浮点栈处理

二进制翻译系统是一种基于软件的跨平台代码迁移系统,它将一种体系结构的二进制代码翻译成另一种体系结构的二进制代码.二进制翻译可以用于解决遗产代码的迁移问题,也可以实现不同硬件平台之间软件的通用.浮点栈的处理已成为以X86为源的二进制翻译的研究中的关键性问题之一,如何处理X86浮点栈问题直接关系到以X86为源的二进制翻译系统的性能.针对X86浮点寄存器栈的特征,提出了一种扩展虚拟栈(extending virtual stack)处理方案.它采用归一的方法,保证了每个基本块中的运算所涉及到的浮点寄存器可以直接映射到目标机器中的浮点寄存器,确保了翻译的效率,并利用翻译时的分析避免了在入口处不必要的判断;同时还给出了在基本块入口处判别一个基本块是否会出现浮点栈上溢和下溢的充分必要条件,为生成更加高效的代码提供了条件.实验表明,它能够在保证正确实现其功能的前提下,获得更好的执行效率.

DirectX发展及相关GPU通用计算技术综述

以DirectX最近几个关键版本的更替为主线,介绍了近年来DirectX及相应的图形处理器(GPU)可编程性的发展。详细阐述了GPU编程模型在DirectX不同版本下的特点与性能,包括着色器架构、着色器语言、浮点纹理格式、程序流程控制等几个方面,以及编程模型方面的不同特点与性能对GPU通用计算带来的影响,并从软件和硬件两方面分析了这一领域未来的机遇和挑战。

软刚臂单点系泊系统静力特性分析

软刚臂系泊系统是一种利用压载质量为浮式生产储油装置(FPSO)提供回复力的单点系泊方式。为快速准确地评估多铰接组成的软刚臂系统的受力状态,避免应用高复杂度的有限元软件,进而快速完成优化设计等任务,建立一种静力计算方法十分有必要。因此,针对由刚臂(YOKE)、柔性系泊腿和压载舱组成的刚柔多体系统,以分解组合的方式,提出一种二维静力计算方法,用以研究FPSO软刚臂系泊系统的静力特性。该方法主要依靠软刚臂的几何构型,在有限铰接约束下,形成非线性静力平衡方程,建立了压载舱式水上软刚臂单点系泊系统二维静力平衡计算算法。采用OrcaFlex、SESAM等软件开展了理论和数值对比分析,同时与系泊试验结果开展验证分析。对比结果表明,文中所提方法计算精度较高,可为软刚臂单点系泊系统的研究提供可靠支持。

高吞吐率双模浮点可重构FFT处理器设计实现

高吞吐浮点可灵活重构的快速傅里叶变换(FFT)处理器可满足尖端雷达实时成像和高精度科学计算等多种应用需求。与定点FFT相比,浮点运算复杂度更高,使得浮点型FFT的运算吞吐率与其实现面积、功耗之间的矛盾问题尤为突出。鉴于此,为降低运算复杂度,首先将大点数FFT分解成若干个小点数基2k级联子级实现,提出分别针对128/256/512/1024/2048点FFT的优化混合基算法。同时,结合所提出同时支持单通道单精度和双通道半精度两种浮点模式的新型融合加减与点乘运算单元,首次提出一款高吞吐率双模浮点可变点FFT处理器结构,并在28 nm标准CMOS工艺下进行设计并实现。实验结果表明,单通道单精度和双通道半精度浮点两种模式下的运算吞吐率和输出平均信号量化噪声比分别为3.478 GSample/s, 135 dB和6.957 GSample/s, 60 dB。归一化吞吐率面积比相比于现有其他浮点FFT实现可提高约12倍。

浮式生产装置系泊系统设计

针对用于浅水海域作业的浮式生产装置(FPU)设计多点式系泊系统,分析FPU在位期间在风浪流环境条件综合作用下系泊系统系泊链的疲劳特性,结果表明,所设计的系泊系统能够满足FPU在位期间的寿命要求,可保证油田长期生产开发对系泊系统可靠性的要求。

高吞吐率浮点FFT处理器的FPGA实现研究

受浮点操作的长流水线延迟及FPGA片上RAM端口数目的限制,传统FFT处理器的吞吐率通常只能达到每周期输出一个复数结果。本文用FPGA设计并实现了一种高吞吐率的IEEE754标准单精度浮点FFT处理器,通过改进蝶形计算单元的结构并重新组织FPGA片上RAM的访问,该处理器每周期平均可输出约两个复数计算结果,吞吐率约为传统FFT处理器吞吐率的两倍。对于1024点FFT变换,可在(512+10)*10=5220周期内完成。

参数化可配置IP核浮点运算器的设计与实现

将参数化可配置IP核的设计方法引入到浮点运算器设计中,通过设计时提取的可用参数,将浮点运算器设计成为参数化、可配置、可重用的IP核。通过仿真验证了实现参数化IP核浮点运算器的可行性和有效性。

微处理器浮点IP核集成设计

探讨了一个可靠性高,通讯代价低的浮点IP集成方案。浮点运算IPFXU采用80bit扩展精度,支持i960mc的浮点指令集。为了在兼容X86指令集的32bit处理器系统中,实现IP核的集成,精心设计了耦合单元(FIU),以完成数据请求的拆分,指令匹配,数据的打包、卸包和处理器的同步控制。

龙芯2号处理器功能部件设计

功能部件是处理器中进行指令运算的核心单元，它的算法及其实现直接影响到处理器的总体性能．介绍了龙芯2号处理器的功能部件，探讨了从算法到物理设计等不同层次的功能部件设计方法．龙芯2号功能部件分为两个定点ALU和两个浮点ALU实现，除实现完整的MIPS定、浮点指令集外，还实现了龙芯2号类MMX自定义多媒体指令集以及定点操作在浮点部件（FPU）中的数据通路复用．龙芯2号浮点部件遵照IEEE754和MIPS相关标准，浮点加法4拍完成，浮点乘法5拍完成，浮点除法4～17拍完成．物理设计支持0．18μm工艺下主频500MHz的标准单元实现，浮点单精度峰值性能达到2GFLOPS．双精度峰值性能达到1GFLOPS．

大尺度空间场景可视化中浮点精度问题研究

在具有极大数值范围的空间场景中实现可视化时,为避免图形处理器以32 bit单精度浮点表示所产生的"Wobbling"、"Pieces"等现象,提出分组分次绘制的解决方法。针对上述现象产生的原因,将场景中的对象分为大实体和小实体,根据空间场景的特征和对象之间的关系将场景中的对象分组,设计组内对象的绘制方法。实验结果表明,基于以上方法实现的空间场景可视化图像正确稳定。

智能温室环境测控系统专用CPU设计

智能温室是近年逐步发展起来的一种资源节约型高效农业发展技术,目前国内大多以单片机、通用计算机作为温室系统处理器,由于基于单因子和成本问题,其智能化和效率有待提高。在此通过对目前智能温室控制器的分析研究,提出并设计了一款16位的的单总线专用CPU,且专门针对于智能温室测控系统设计了一个浮点运算器和n个Comparray比较器,并使用VHDL语言在QuartusⅡ6.0中进行设计与仿真。所以,该CPU不但具有通用CPU的基本特性,而且更具有在农业温室控制系统领域的特殊性。