期刊文献+
共找到5,621篇文章
< 1 2 250 >
每页显示 20 50 100
系统效能视角下基于改进ADC法的研究生导师能力多维度矩阵构建研究
1
作者 周先礼 孙孟月 +1 位作者 薛锋 陈志伟 《科教导刊》 2024年第12期86-89,共4页
导师作为研究生培养过程中的第一责任人,其能力高低直接影响研究生的培养质量。文章基于“五位一体”理念提出的“导研、导学、导言、导行、导心”,将导师能力细化为个人能力、课堂教学能力、日常学术指导能力、研究生的学术成果和研究... 导师作为研究生培养过程中的第一责任人,其能力高低直接影响研究生的培养质量。文章基于“五位一体”理念提出的“导研、导学、导言、导行、导心”,将导师能力细化为个人能力、课堂教学能力、日常学术指导能力、研究生的学术成果和研究生非学术成果五大部分,应用结构分析法(Availability Dependability Capability,ADC)的可用性、可靠性和指导能力的概念,构建相应的研究生导师能力多维度矩阵,综合全面地反映导师的能力,为进一步提高研究生培养质量提供参考。 展开更多
关键词 系统效能 adc方法 模糊综合评价法 导师能力矩阵
下载PDF
基于ADC和AHP的舰载双波段雷达作战效能评估
2
作者 刘江波 《舰船电子工程》 2024年第2期148-151,共4页
针对舰载双波段雷达作战效能评估问题,提出一种基于ADC和AHP的作战效能评估方法。首先,建立了适用于舰载双波段雷达特点的ADC模型,给出了各因子的具体评估过程。然后,通过AHP给出了能力因子各指标权重系数的计算方法。最后以某舰载双波... 针对舰载双波段雷达作战效能评估问题,提出一种基于ADC和AHP的作战效能评估方法。首先,建立了适用于舰载双波段雷达特点的ADC模型,给出了各因子的具体评估过程。然后,通过AHP给出了能力因子各指标权重系数的计算方法。最后以某舰载双波段雷达为例,给出了模型的应用实例。该模型可操作性强,能准确评估舰载双波段雷达作战效能。 展开更多
关键词 舰载双波段雷达 作战效能评估 adc模型 层次分析法
下载PDF
基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法 被引量:1
3
作者 郭仲杰 苏昌勖 +3 位作者 许睿明 程新齐 余宁梅 李晨 《电子学报》 EI CAS CSCD 北大核心 2024年第2期486-499,共14页
针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方... 针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方法.该方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时采用插入式时间差值TDC(Time-to-Digital Converter),实现了全局低频时钟下的快速转换机制.本文基于55-nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压3.3 V,数字电压1.2 V,时钟频率250 MHz,输入电压1.2~2.7 V的情况下,将行时间压缩至825 ns,ADC的微分非线性和积分非线性分别为+0.6/-0.6LSB和+1.6/-1.2LSB,信噪失真比(Signal-to-Noise-and-DistortionRatio,SNDR)为68.271 dB,有效位数(Effective Numbers Of Bits,ENOB)达到11.0489 bit,列不一致性低于0.05%.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,ADC转换速率提高了87.1%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑. 展开更多
关键词 CMOS图像传感器 列并行adc 单斜式adc 两步式 全并行 时间数字转换器
下载PDF
面向高帧率CMOS图像传感器的12位列级全差分SAR/SS ADC设计
4
作者 牛志强 陈志坤 +4 位作者 胡子阳 王刚 刘剑 吴南健 冯鹏 《集成电路与嵌入式系统》 2024年第5期48-54,共7页
针对高帧率CMOS图像传感器的应用需求,提出一种结合逐次逼近型(Successive Approximation Register,SAR)和单斜坡(Single Slope,SS)结构的混合型模拟数字转换器(Analog to Digital Converter,ADC)。该ADC的分辨率为12位,其中SAR ADC实现... 针对高帧率CMOS图像传感器的应用需求,提出一种结合逐次逼近型(Successive Approximation Register,SAR)和单斜坡(Single Slope,SS)结构的混合型模拟数字转换器(Analog to Digital Converter,ADC)。该ADC的分辨率为12位,其中SAR ADC实现高6位量化,SS ADC实现低6位量化。该ADC采用了全差分结构消除采样开关的固定失调并减少非线性误差,同时在SAR ADC中采用了异步逻辑电路进一步缩短转换周期。采用110 nm 1P4M CMOS工艺对该电路进行了设计和版图实现,后仿真结果表明,在20 MHz的时钟下,转换周期仅为3.3μs,无杂散动态范围为77.12 dB,信噪失真比为67.38 dB,有效位数为10.90位。 展开更多
关键词 高帧率CMOS图像传感器 混合型列adc 单斜adc 逐次逼近型adc 电流舵DAC
下载PDF
用于GEM-TPC探测器读出芯片的10 bit20 MSPS SAR ADC设计
5
作者 孙志坤 千奕 +6 位作者 杨鸣宇 佘乾顺 赵红赟 蒲天磊 陆伟建 刘政强 张家瑞 《电子科技大学学报》 EI CAS CSCD 北大核心 2024年第4期481-486,共6页
随着大面积气体电子倍增器——时间投影室探测器的不断发展,其对读出电子学的密度和集成度要求越来越高。基于180 nm的CMOS工艺设计完成了一款10 bit、20 MSPS的逐次逼近寄存器型模数转换器原型芯片。利用该芯片结合模拟前端模块和数字... 随着大面积气体电子倍增器——时间投影室探测器的不断发展,其对读出电子学的密度和集成度要求越来越高。基于180 nm的CMOS工艺设计完成了一款10 bit、20 MSPS的逐次逼近寄存器型模数转换器原型芯片。利用该芯片结合模拟前端模块和数字信号处理器,可实现全数字化的前端读出专用集成电路用于GEM-TPC的读出。该ADC主要由DAC模块、动态比较器模块、异步时钟生成模块和SAR逻辑模块构成。仿真结果表明,输入信号频率为1.836 MHz时,ENOB为8.61 bit,内核功耗约为3.3 mW/Ch。 展开更多
关键词 GEM-TPC ASIC SAR adc 自举开关 动态比较器 异步SAR逻辑
下载PDF
高精度低功耗噪声整形SAR ADC设计
6
作者 赵壮 付云浩 +2 位作者 谷艳雪 常玉春 殷景志 《吉林大学学报(信息科学版)》 CAS 2024年第2期226-231,共6页
针对传统无源有损积分环路滤波器相较于有源无损积分环路滤波器,具有功耗低、电路设计简单等特点,但其噪声传输函数(NTF:Noise Transfer Function)平滑,噪声整形效果较弱的问题,提出了一种无源无损的二阶积分环路滤波器,保留了无源有损... 针对传统无源有损积分环路滤波器相较于有源无损积分环路滤波器,具有功耗低、电路设计简单等特点,但其噪声传输函数(NTF:Noise Transfer Function)平滑,噪声整形效果较弱的问题,提出了一种无源无损的二阶积分环路滤波器,保留了无源有损积分优点的同时具有良好噪声整形效果。设计了一款分辨率为16 bit、采样率为2 Ms/s的混合架构噪声整形SAR ADC。仿真结果表明,在125 kHz带宽、过采样比为8时,实现了高信号与噪声失真比(SNDR(Signal to Noise and Distortion Ratio)为91.1 dB)、高精度(14.84 bit)和低功耗(285μW)的性能。 展开更多
关键词 逐次逼近型模数转换器 噪声整形SAR adc 高精度 低功耗
下载PDF
一种具有1~128倍可变增益放大器的低功耗Sigma⁃Delta ADC
7
作者 聂勇 吴旦昱 +2 位作者 王丹丹 唐朝 吴霖真 《半导体技术》 CAS 北大核心 2024年第5期476-482,共7页
为满足传感器应用的低功耗需求,设计并实现了一种低功耗Sigma⁃Delta模数转换器(ADC)芯片。该ADC采用一阶全差分开关电容Sigma⁃Delta调制器,且集成了可编程增益放大器(PGA)和Bandgap;使用1.5 bit量化结构,相较于1 bit量化结构减小了3 dB... 为满足传感器应用的低功耗需求,设计并实现了一种低功耗Sigma⁃Delta模数转换器(ADC)芯片。该ADC采用一阶全差分开关电容Sigma⁃Delta调制器,且集成了可编程增益放大器(PGA)和Bandgap;使用1.5 bit量化结构,相较于1 bit量化结构减小了3 dB的量化误差;使用优化的反馈电路,减小了电容失配引入的误差;PGA采用轨到轨的运放电路拓扑,增大了整个芯片的电压适应范围。基于180 nm CMOS工艺对该ADC进行了设计和流片。测试结果表明:该Sigma⁃Delta ADC在采样频率512 kHz、过采样率(OSR)为256时,峰值信噪谐波失真比(SNDR)和有效位数(ENOB)分别为75.29 dB和12.21 bit,芯片功耗仅为0.92 mW。芯片能在2.3~5.5 V宽电源电压范围内正常工作,可实现最大128 V/V的增益。适用于小型传感器的信号测量应用,可以满足小型传感器低功耗、高精度的需求。 展开更多
关键词 模数转换器(adc) 全差分开关电容器 Sigma⁃Delta调制器 1.5 bit量化 低功耗 可编程增益放大器(PGA)
下载PDF
稀土Ce变质对ADC12铝合金组织及力学性能的影响
8
作者 周烨 陈晖 +2 位作者 邹金红 杜丘美 张雪莲 《热加工工艺》 北大核心 2024年第15期89-93,共5页
采用光学显微镜、扫描电镜、拉伸试验机及布氏硬度计研究了稀土Ce改性处理对ADC12铝合金微观组织及力学性能的影响。结果表明:当加入质量分数为0.6%的稀土Ce时,组织中粗大的初生α-Al相变得圆整、细小且分布均匀,共晶Si相由针片状变为... 采用光学显微镜、扫描电镜、拉伸试验机及布氏硬度计研究了稀土Ce改性处理对ADC12铝合金微观组织及力学性能的影响。结果表明:当加入质量分数为0.6%的稀土Ce时,组织中粗大的初生α-Al相变得圆整、细小且分布均匀,共晶Si相由针片状变为颗粒状。稀土Ce与合金中的Al元素发生共晶反应生成Al11Ce3等金属间化合物,在扫描电镜下化合物形状为长条针状,并呈亮白色。添加质量分数为0.6%Ce有效提高了合金的屈服强度、抗拉强度和伸长率,分别达到171.72、260.37 MPa和4.1%,与未添加Ce元素的合金相比分别提升了33.83%、48.69%和155%,与此同时,合金的布氏硬度也达到峰值,为88 HB。 展开更多
关键词 adc12铝合金 稀土Ce 变质机理
下载PDF
应用于高速图像传感器的高线性度Latch ADC
9
作者 潘佳明 熊波涛 +1 位作者 李兆涵 常玉春 《集成电路与嵌入式系统》 2024年第5期42-47,共6页
针对高速应用设备对CMOS图像传感器高速、高线性度的要求,本文在传统SS ADC(Single Slope ADC,单斜模数转换器)的基础上,实现了一款应用于图像传感器的Latch ADC,工作频率达到了600 MHz。Latch ADC可以多列像素共用一个Gray Code计数器... 针对高速应用设备对CMOS图像传感器高速、高线性度的要求,本文在传统SS ADC(Single Slope ADC,单斜模数转换器)的基础上,实现了一款应用于图像传感器的Latch ADC,工作频率达到了600 MHz。Latch ADC可以多列像素共用一个Gray Code计数器,并通过Latch结构快速锁定和存储数据,实现了SS ADC中Counter和SRAM的功能。本文采用110 nm工艺,实现了一种高速12位Latch ADC。经过仿真验证,本文的Latch ADC具有高线性度,每次转换的周期为7.094μs,平均功率为180.3μW,转换功耗为1.279 nJ. 展开更多
关键词 高速应用设备 CMOS图像传感器 SS adc 高线性度 Latch adc
下载PDF
一种高精度流水线ADC系统设计与建模方法
10
作者 张华盛 宋树祥 蔡超波 《国外电子测量技术》 2024年第3期98-105,共8页
针对传统模数转换器(analog to digital convertor,ADC)设计复杂度高、仿真迭代时间长的问题,提出了一种高精度ADC系统设计与建模方法。该方法以10 bit 50 MHz流水线ADC为例,首先选取分离采样架构,进行电路的s域变换理论分析;其次对电... 针对传统模数转换器(analog to digital convertor,ADC)设计复杂度高、仿真迭代时间长的问题,提出了一种高精度ADC系统设计与建模方法。该方法以10 bit 50 MHz流水线ADC为例,首先选取分离采样架构,进行电路的s域变换理论分析;其次对电路中各种非理想噪声的表达式进行精确推导,根据系统中的运放功耗指标进行参数优化;最后分别在MATLAB和Cadence软件中建立模型,进行100点蒙特卡洛仿真。仿真结果表明,在TSMC 180 nm工艺失配下,该流水线ADC有效位数达到9.70 bit,无杂散动态范围维持在76 dB附近,微分非线性在0.3 LSB以内,积分非线性在0.5 LSB以内,核心功耗在8 mW,该分析方法在保证流水线ADC优异性能的同时,大幅提高了设计效率。 展开更多
关键词 流水线adc 电路s域分析 功耗优化 MATLAB建模 VerilogA建模
下载PDF
稀土Ce变质铸造ADC12铝合金的组织及性能
11
作者 郭仓库 《热加工工艺》 北大核心 2024年第17期111-113,117,共4页
通过添加稀土Ce的方式对ADC12铝合金进行了变质处理,采用显微组织观察、拉伸试验、断口形貌观察等手段研究了0~0.9%Ce对ADC12铝合金组织和力学性能的影响。结果表明:稀土Ce对ADC12铝合金有较好的变质效果。随着Ce添加量的增加,ADC12合... 通过添加稀土Ce的方式对ADC12铝合金进行了变质处理,采用显微组织观察、拉伸试验、断口形貌观察等手段研究了0~0.9%Ce对ADC12铝合金组织和力学性能的影响。结果表明:稀土Ce对ADC12铝合金有较好的变质效果。随着Ce添加量的增加,ADC12合金组织中α-Al相面积分数先升高后降低,合金的抗拉强度和伸长率先升高后降低。Ce添加量0.5%的合金中α-Al相面积分数达到最大值40.2%,其抗拉强度和伸长率也达到最大值,分别为258.2 MPa和3.5%,与未变质的ADC12合金相比,分别提高了37.7%和94.4%。 展开更多
关键词 adc12铝合金 Ce变质 显微组织 力学性能
下载PDF
A 16-bit 18-MSPS flash-assisted SAR ADC with hybrid synchronous and asynchronous control logic 被引量:1
12
作者 Junyao Ji Xinao Ji +5 位作者 Ziyu Zhou Zhichao Dai Xuhui Chen Jie Zhang Zheng Jiang Hong Zhang 《Journal of Semiconductors》 EI CAS CSCD 2024年第6期3-12,共10页
This paper presents a 16-bit,18-MSPS(million samples per second)flash-assisted successive-approximation-register(SAR)analog-to-digital converter(ADC)utilizing hybrid synchronous and asynchronous(HYSAS)timing control l... This paper presents a 16-bit,18-MSPS(million samples per second)flash-assisted successive-approximation-register(SAR)analog-to-digital converter(ADC)utilizing hybrid synchronous and asynchronous(HYSAS)timing control logic based on an on-chip delay-locked loop(DLL).The HYSAS scheme can provide a longer settling time for the capacitive digital-to-analog converter(CDAC)than the synchronous and asynchronous SAR ADC.Therefore,the issue of incomplete settling or ringing in the DAC voltage for cases of either on-chip or off-chip reference voltage can be solved to a large extent.In addition,the fore-ground calibration of the CDAC’s mismatch is performed with a finite-impulse-response bandpass filter(FIR-BPF)based least-mean-square(LMS)algorithm in an off-chip FPGA(field programmable gate array).Fabricated in 40-nm CMOS process,the proto-type ADC achieves 94.02-dB spurious-free dynamic range(SFDR),and 75.98-dB signal-to-noise-and-distortion ratio(SNDR)for a 2.88-MHz input under 18-MSPS sampling rate. 展开更多
关键词 SAR adc control logic reference ringing DAC incomplete settling
下载PDF
10 bit高速低功耗SAR ADC设计
13
作者 段鉴容 聂海 《成都信息工程大学学报》 2024年第1期13-17,共5页
基于TSMC40 nm工艺,提出一种高速低功耗逐次逼近型模数转换器。设计电路采用全差分结构,基于vcm-based电容拆分技术解决先进工艺下难以设计精准VCM电平和复杂逻辑的问题,采用double-tail动态比较器实现高速和低功耗,采用TSPC触发器设计... 基于TSMC40 nm工艺,提出一种高速低功耗逐次逼近型模数转换器。设计电路采用全差分结构,基于vcm-based电容拆分技术解决先进工艺下难以设计精准VCM电平和复杂逻辑的问题,采用double-tail动态比较器实现高速和低功耗,采用TSPC触发器设计SAR逻辑进一步提高速度和降低功耗,采用异步时序,通过环路自身产生比较器时钟,不需要外接时钟信号,降低设计复杂度。在150 MHz采样频率,1.1 V电源电压,奈奎斯特的输入频率下,对该设计进行仿真,仿真结果表明,SAR ADC的ENOB=9.93 bit,SNDR=61.6 dB,SFDR=78.6 dB。 展开更多
关键词 SAR adc 高速 低功耗 电容拆分技术
下载PDF
ADC12铝合金高速铣削前刀面磨损机理研究
14
作者 禹杰 米少伟 林有希 《工具技术》 北大核心 2024年第1期42-48,共7页
为了深入研究ADC12铝合金高速铣削中刀具前刀面磨损行为,采用细晶粒硬质合金刀片进行铣削试验,研究了不同切削速度和切削长度下的切削力变化规律以及对刀具磨损的影响,提出两种前刀面黏结程度评价方法,通过刀具磨损形貌观察及表面化学... 为了深入研究ADC12铝合金高速铣削中刀具前刀面磨损行为,采用细晶粒硬质合金刀片进行铣削试验,研究了不同切削速度和切削长度下的切削力变化规律以及对刀具磨损的影响,提出两种前刀面黏结程度评价方法,通过刀具磨损形貌观察及表面化学元素分析,探讨了前刀面的磨损形式,深入剖析了黏结磨损机理。结果表明:切削速度为600m/min时,刀具前刀面黏结最为严重,Al元素含量约为67.61%,这与该速度下切削力较大有关;采用黏结面积法发现,切削速度为600m/min时的刀具前刀面黏结面积同样达到最大,约为0.01286mm^(2);在刀具和工件材料接触区域,由于热—力耦合冲击产生黏结磨损,并在磨粒磨损共同作用下出现月牙洼磨损。 展开更多
关键词 adc12铝合金 切削速度 铣削力 磨损形式 磨损机理
下载PDF
一种基于新型低功耗开关策略的10 bit 120 MS/s SAR ADC
15
作者 李京羊 万辉 +1 位作者 王定洪 刘兴辉 《微电子学》 CAS 北大核心 2024年第1期25-31,共7页
设计了一种10 bit 120 MS/s高速低功耗逐次逼近模数转换器(SAR ADC)。针对功耗占比最大的CDAC模块,基于电容分裂技术并结合C-2C结构,提出了一种输出共模保持不变的双电平高能效开关控制策略;在降低CDAC开关功耗的同时,摆脱了CDAC开关过... 设计了一种10 bit 120 MS/s高速低功耗逐次逼近模数转换器(SAR ADC)。针对功耗占比最大的CDAC模块,基于电容分裂技术并结合C-2C结构,提出了一种输出共模保持不变的双电平高能效开关控制策略;在降低CDAC开关功耗的同时,摆脱了CDAC开关过程中对中间共模电平的依赖,使得该结构适用于低电压工艺。在速度提升方面,控制逻辑使用异步逻辑进行加速;比较器采用一种全动态高速结构,在保证精度的前提下其工作频率达到3 GHz;CDAC中插入冗余位,以降低高位电容对充电时间的要求。所设计的SAR ADC使用40 nm CMOS工艺实现,采用1.1 V低电压供电。在不同工艺角下进行性能仿真,结果显示,在120 MHz采样率下,有效位数为9.86 bit,无杂散动态范围为72 dB,功耗为2.1 mW,优值为18.9 fJ/(conv·step)。 展开更多
关键词 逐次逼近模数转换器 开关策略 低功耗 高速
下载PDF
基于分时复用SAR ADC的Zoom ADC
16
作者 牛瑞玲 杨吉城 +3 位作者 汪家奇 李兆涵 刘国文 申人升 《微处理机》 2024年第4期1-7,共7页
为了在增加有限硬件开销的基础上实现更高的信号噪声抑制比、提高面积利用效率,提出一种基于分时复用SAR ADC的动态zoom ADC。同时提出一种提取粗量化模拟残差并前馈的无源实现方案,不需要有源求和运放的设计,避免了普通无源求和信号的... 为了在增加有限硬件开销的基础上实现更高的信号噪声抑制比、提高面积利用效率,提出一种基于分时复用SAR ADC的动态zoom ADC。同时提出一种提取粗量化模拟残差并前馈的无源实现方案,不需要有源求和运放的设计,避免了普通无源求和信号的衰减,减小了粗量化部分量化噪声泄露引起的“毛刺”。整体电路分为粗量化和细量化两部分进行设计,粗量化由3位异步SAR ADC实现,细量化由二阶3位量化的sigma-delta调制器实现。基于0.18μm CMOS工艺、3.3V供电电压,在1MHz采样频率下、1kHz带宽内,消耗76μA电流,得到信噪失真比和FOM的具体值,验证了设计的可行性。 展开更多
关键词 缩放型模数转换器 SIGMA-DELTA调制器 逐次逼近模数转换器 分时复用
下载PDF
基于改进ADC法的侦察无人机作战效能评估
17
作者 刘登攀 寇昆湖 +1 位作者 王超 鹿珂珂 《电光与控制》 CSCD 北大核心 2024年第4期121-127,共7页
针对侦察无人机系统作战效能评估问题,提出一种改进ADC评估模型。基于侦察无人机系统的作战任务及作战过程,构建出侦察无人机作战效能指标体系;在传统ADC法的基础上综合考虑作战人员保障因素和战场环境因素,结合层次分析法和模糊综合评... 针对侦察无人机系统作战效能评估问题,提出一种改进ADC评估模型。基于侦察无人机系统的作战任务及作战过程,构建出侦察无人机作战效能指标体系;在传统ADC法的基础上综合考虑作战人员保障因素和战场环境因素,结合层次分析法和模糊综合评判法对侦察无人机系统的作战效能进行评估。最后通过算例验证了该模型的可行性和有效性,评估结果显示,改进后的ADC法使得侦察无人机作战效能评估更加贴近实战。 展开更多
关键词 侦察无人机 改进adc 作战效能评估
下载PDF
一种16位110 dB无杂散动态范围的低功耗SAR ADC
18
作者 邢向龙 王倩 +3 位作者 康成 彭姜灵 李清 俞军 《电子科技大学学报》 EI CAS CSCD 北大核心 2024年第2期185-193,共9页
该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注... 该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注入技术提升ADC的线性度。比较器采用两级积分型预放大器减小噪声,利用输出失调存储技术及优化的电路设计减小了比较器失调电压和失调校准引入的噪声,优化并提升了比较器速度。芯片采用CMOS 0.18μm工艺设计和流片,ADC核心面积为1.15 mm^(2)。测试结果表明,在1 kHz正弦信号输入下,ADC差分输入峰峰值幅度达8.8 V,信纳比为85.9 dB,无杂散动态范围为110 dB,微分非线性为-0.27/+0.32 LSB,积分非线性为-0.58/+0.53 LSB,功耗为4.31 mW。 展开更多
关键词 模数转换器 数模转换器 低噪声比较器 失调校准 采样保持 逐次逼近寄存器
下载PDF
融合ADC和FPGA的通信系统自适应调制与解调技术研究
19
作者 崔泽宇 李登峰 《佳木斯大学学报(自然科学版)》 CAS 2024年第2期32-35,共4页
为提升通信系统信号调制解调的效果,研究结合模数转换器(ADC)和现场可编程门阵列(FPGA)设计自适应调制解调方案。ADC负责将模拟信号转换为数字信号,FPGA承担信号处理的任务,它可以根据实际信道条件和传输要求,动态选择最适合的调制方式... 为提升通信系统信号调制解调的效果,研究结合模数转换器(ADC)和现场可编程门阵列(FPGA)设计自适应调制解调方案。ADC负责将模拟信号转换为数字信号,FPGA承担信号处理的任务,它可以根据实际信道条件和传输要求,动态选择最适合的调制方式和解调方式。实验数据显示,传入FPGA内部的信号通过脉冲宽度调制(PWM)和ADC解调后,其误码率最低为19.183%。相比于传统FPGA解调的方法,ADC解调后的信号具有较低的误码率,能够提升通信组网技术的应用效果。 展开更多
关键词 adc FPGA PWM 通信系统 调制解调 组网系统
下载PDF
一种具有纹波消除技术的10 bit SAR ADC
20
作者 李硕 蔡孟冶 姜岩峰 《半导体技术》 CAS 北大核心 2024年第4期350-359,共10页
逐次逼近寄存器模数转换器(SAR ADC)在逐次逼近的过程中,电容的切换会使参考电压上出现参考纹波噪声,该噪声会影响比较器的判定,进而输出错误的比较结果。针对该问题,基于CMOS 0.5μm工艺,设计了一种具有纹波消除技术的10 bit SAR ADC... 逐次逼近寄存器模数转换器(SAR ADC)在逐次逼近的过程中,电容的切换会使参考电压上出现参考纹波噪声,该噪声会影响比较器的判定,进而输出错误的比较结果。针对该问题,基于CMOS 0.5μm工艺,设计了一种具有纹波消除技术的10 bit SAR ADC。通过增加纹波至比较器输入端的额外路径,将参考纹波满摆幅输入至比较器中;同时设计了消除数模转换器(DAC)模块,对参考纹波进行采样和输入,通过反转纹波噪声的极性,消除参考纹波对ADC输出的影响。该设计将信噪比(SNR)提高到56.75 dB,将有效位数(ENOB)提升到9.14 bit,将积分非线性(INL)从-1~5 LSB降低到-0.2~0.3 LSB,将微分非线性(DNL)从-3~4 LSB降低到-0.5~0.5 LSB。 展开更多
关键词 模数转换器(adc) 参考纹波消除 信噪比(SNR) 有效位数(ENOB) 积分非线性(INL) 微分非线性(DNL)
下载PDF
上一页 1 2 250 下一页 到第
使用帮助 返回顶部