基于DSP和FPGA的座舱图形显示系统关键技术研究

本文针对飞机座舱图形显示的特点 ,在硬件上利用DSP和FPGA实现了基于动态可重构技术的图形显示系统设计方案 .通过对实际系统的研究 ,本文还提出了一种新型的并行流水线帧存体系结构 ,它能够更有效地高速传输图形数据 .这样整个方案能有效地提高图形生成和显示速度 。

基于DSP和FPGA的实时视频处理平台的设计与实现

基于高速数字信号处理器(DSP)和大规模现场可编程门阵列(FPGA),成功地研制了小型化、低功耗的实时视频采集、处理和显示平台.其中的DSP负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/解码器进行设置的I2C控制核等.通过增大FIFO位宽、提高传输带宽,降低了占用EMIF总线的时间;利用数字延迟锁相环逻辑,提高了显示接口时序控制精度.系统软件由驱动层、管理层和应用层组成,使得硬件管理与算法程序设计彼此分离,并能协同工作.系统中的图像缓冲区采用了三帧的配置方案,使得该平台最终具有对PAL/NTSC两种制式的全分辨率彩色复合视频信号进行实时采集、显示和处理的能力.

基于DSP+FPGA的电动伺服加载系统设计

为满足某火箭炮伺服加载系统在复杂作战环境实时监控、快速定位、精确打击等性能指标,提出一种高性能电动伺服加载系统的设计方案。方案中高低机、方向机的驱动原件为永磁同步电机,硬件控制平台采用DSP+FPGA的体系结构,结合集中控制模块化思想进行设计。鉴于现有轴角检测系统的不足,文中依据DSP和AD2S83设计的角位置与检测系统具有自动零位校准及角位置实时测量的优点。实验表明,系统工作稳定可靠,并且集成度高、实时性好、抗干扰能力强。

基于FPGA和DSP的通用帧同步器设计

本文对通信系统中数据传输的帧同步的实现方法进行研究,根据具体的工程需求,提出利用FPGA和DSP实现通用帧同步器的方法,它能够适应遥测数据的多种帧结构和容错要求。通过实际应用验证了本文系统具有配置灵活、抗干扰能力强、通用性好等优点。

基于DSP和FPGA的全数字永磁同步电机伺服系统的设计

采用数字信号处理器和现场可编程门阵列,结合矢量控制策略设计了一种新型的全数字永磁同步伺服系统。在分析矢量控制策略的基础上,介绍了系统的硬件和软件设计方法。试验结果表明,该系统不仅结构简单,而且实时性强,具有良好的动态性能。

基于DSP和FPGA的嵌入式同步控制器实现

针对印染设备多单元同步控制中动态性和稳定性的问题,提出一种基于DSP和FPGA的嵌入式同步控制器设计方案。DSP作为运算控制的核心,负责控制算法的实现;FPGA作为数据采集模块的核心,负责数据采集的实现。该系统具有结构灵活,通用性强的特点,且大大减少了系统的外围接口器件,降低了成本。采用Bang-Bang控制和数字PID控制相结合的双模控制算法,满足了系统响应快速性和稳定性的要求,提高了可靠性,具有很高的实用价值。

基于FPGA与DSP的等精度数字频率计设计

本设计根据等精度的多周期同步测频原理,采用Altera公司的FLEX10K10系列FPGA和TI的TMS320VC5402进行硬件电路的设计。各项实测表明,多周期同步测频法是正确、合理和可靠的。

基于DSP+FPGA的多轴数字交流伺服同步运行控制系统

在分析交流伺服系统特点的基础上,设计了基于DSP+FPGA的多轴交流伺服电机同步运行控制系统,包括系统的硬件设计和软件设计,并实现了4个交流伺服电机同步运行的P ID控制算法。在空载条件下进行了不同转速的同步运行实验。实验结果表明该系统可以实现多轴同步运行高精度控制。

基于DSP Builder的巴克码检出设计及FPGA实现

巴克码是最常用的帧同步码组。为了实现巴克码组的有效检出,利用DSP Builder设计了一种新的13位巴克码识别器电路。在Matlab/Simulink中对设计的电路进行了纯数字仿真,然后将设计的系统载入到FPGA芯片中,运用硬件在回路仿真技术进行半实物仿真。结果表明,基于DSP Builder设计的巴克码检出电路简单易行、稳定可靠,达到了预期的要求。

基于DSP+FPGA的数字导弹飞控计算机设计

针对在舵机、导引头、惯导等弹上设备日益数字化的趋势下飞控系统的需求,提出了一种基于DSP+FPGA结构的通用飞控计算机平台。DSP+FPGA结构能发挥两种处理芯片各自的优势,而且具有良好的通用性和扩展性。针对多个外部设备数据同步问题,采用2个双端口RAM交替工作的方法,保证各弹上设备数据帧的同步和完整连续。通过半实物仿真系统的验证,飞控计算机性能良好,性能满足设计要求。

基于FPGA与DSP的INS/BDS组合导航数据精确对准方法

INS/BDS组合导航数据来源于不同的分系统,而不同系统之间在硬件和软件方面的因素都会导致系统间数据不同步,影响最终组合导航精度。可见在组合导航的应用中数据对准非常重要。针对这一问题,采用FPGA+DSP小型导航解算平台实现INS/BDS组合导航数据对准的方法。将BDS接收机的1PPS所激发的可调脉冲作为中断,通过FPGA主控芯片的控制实现对惯性传感器以及卫星导航模块的数据采集编帧和计时,然后由DSP实现对时延误差的计算以及外推拟合补偿,从而达到INS/BDS实时数据同步对准的目的。多次试验对比表明,该方法能够将位置精度提高50%左右,能够达到并且完成数据对准的要求,有一定的工程应用价值。

DSP和FPGA协同处理的雷达时间同步方法

为了满足雷达系统对动目标距离和速度的检测性能要求,需要雷达与平台系统精确时间同步。本文根据平台系统组合惯导数据和秒脉冲这一授时基础,提出了一种基于DSP和FPGA协同处理的精确时间同步方法,该方法经实际工程应用验证切实有效。

基于DSP+FPGA的多同步旋转坐标系分次谐波补偿算法实现

提出了一种基于DSP+FPGA的多同步旋转坐标系分次谐波补偿算法的双核实现方法,将基波坐标系下的算法及主控制、保护等功能置于DSP中,而计算量大的其他次旋转坐标系下的算法则由协处理器FPGA承担。该方法利用FPGA强大的并行计算能力以及固定延时等特点,实现多次谐波数据的同步计算,提高了多同步旋转坐标系下分次谐波补偿算法的工程应用。

一种可级联的多通道实时阵列信号处理系统设计

随着数字波束形成(DBF)体制雷达的集成度要求越来越高,分体式信号处理系统架构已经很难满足要求。为了解决此问题,文中提出一种可级联的多通道实时阵列信号处理系统。首先,在同一块阵列信号处理板上采用24路的模数转换器(ADC)、现场可编程逻辑门阵列(FPGA)、数字信号处理器(DSP)等芯片,实现多通道ADC采样、下变频、波束控制、数字波束形成、信号处理等功能;然后,通过高速GTH总线、系统同步、系统校准、多级流水等技术实现级联不同数量的阵列信号处理板,可应用于不同规模的DBF体制雷达。

基于FPGA的同步数字复接系统设计与实现

现代数字通信中为了扩大信息的传输容量并提高信道的利用率,往往采用数字复接技术;文章提出了一种基于FPGA实现同步数字复接系统的设计方案,该方案在帧同步检测的关键部分采取前方保护和后方保护的措施,很大程度上提高了系统的抗干扰能力,并采用Verilog HDL硬件描述语言完成系统各组成模块的描述,最后在Quartus II集成环境下进行了系统的综合、布局布线及时序仿真;仿真结果验证了输入输出的逻辑关系,实现了数字复接系统的模块化设计,功能稳定可靠。

采用FPGA实现同步串行数据的并行采集

同步串行接口具有传输速度快、抗干扰能力强等特点,在具有串行数据传输的电子设备中得到了广泛的应用。同步串行数据的接收需要专用芯片,这使得具有同步串行接口的电子设备的应用受到了限制。针对具有同步串行接口的绝对值编码器,提出了串行数据转换和读取的实现方法,给出了详细的硬件原理图及其电路设计要点,并提供了关键的软件代码。这为具有同步串行接口设备的数据并行采集提供了一种低成本的实现方案。

帧同步系统的FPGA设计

从时分复接系统对帧同步系统的性能要求出发,提出了一种采用FPGA实现帧同步系统的设计方案,重点介绍了同步保护电路的设计,并给出了FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求。

基于FPGA的PPM调制解调系统设计

光通信技术的蓬勃发展对调制解调技术提出了更高的要求,脉冲位置调制(PPM)有较高的平均功率利用率,传输速率以及较强的抗干扰能力,能够很好地满足实际需求。从脉冲位置调制的基本原理出发,基于FPGA对PPM调制解调系统进行设计,特别是对PPM的帧同步进行详细说明,并用Verilog HDL语言对系统进行时序仿真,验证了设计的正确性。

基于FPGA的异步数字复接系统

针对数字通信中业务量越来越大、业务种类越来越多等特点,提出了不同速率的码流进行异步数字复接的一种方法,以实现信息的综合、实时、可靠传输;利用数字复接技术,提出了异步复接系统的设计方案,并详细探讨了系统FPGA实现方法;通过帧同步的前、后方保护设计,有效地减小了假同步和漏同步概率,增强了系统的稳定性;仿真和硬件测试结果表明,该系统可靠性强,可扩展性好,且有效地解决了采用普通电路实现时布板面积大、电路复杂等难题。

帧同步系统的FPGA设计与实现

为能在数字通信系统的接收端将每帧数据区分开,实现正确译码,提出一种采用FPGA实现帧同步系统的设计方案。同步保护电路的设计提高系统的可靠性,在Quartus II开发软件上用硬件描述语言实现帧同步电路设计,并给出FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求。