基于FPGA的高帧频CCD成像系统设计

为满足机器视觉对于相机的高速、高分辨率要求,设计了一种基于帧转移CCD、FPGA以及千兆网的高帧频成像系统。在系统总体结构的基础上,介绍了图像传感器的外围驱动电路设计、图像传感器驱动控制模块、图像数据高速缓存模块以及千兆网数据传输模块。测试结果显示,系统初步具备了产生1 K×1 K分辨率下94 f/s的驱动时序,同时千兆网传输带宽也初步满足了系统要求。

基于FPGA的高帧频面阵CCD驱动控制设计

针对面阵CCD KAI-1020在高帧频工作模式下的驱动要求,以FPGA作为控制单元及时序发生器,完成CCD高帧频工作模式下的硬件及软件设计,仿真验证了驱动时序的正确性,完成了硬件电路的调试与试验。成像实验表明,该设计满足了CCD KAI-1020在双端口输出模式下成像的各种驱动控制功能,图像分辨率为1 000×1 000,帧频达到48 f/s。

基于FPGA的高帧频CCD电子学系统设计

为了获取高质量、高帧频图像数据,设计了一套基于帧转移型CCD的电子学系统。整个系统以DALSA公司FTT1010M图像探测器为核心,以xilinx公司FPGA—XC2V3000为逻辑控制单元结合高速AD—LM98640展开,并配合外部存储器完成对数据的处理。首先,给出了系统的总体设计方案,分析了FTT1010M的工作特性,确定了系统工作参数;其次,详细介绍了CCD探测器驱动时序和高速AD工作时序设计;最后,结合片外SRAM在FPGA内完成高速图像数据的处理与整形。实验结果表明,CCD在33 MHz读出频率时,帧频可达50帧/秒,并可实现对5等星的探测。系统性能稳定、可靠,设计理念具有较好的可扩展性。

基于FPGA的高帧频CCD驱动控制系统的设计

CCD芯片的驱动电路是整个高帧频图像采集系统的核心部分,它关系到整个系统的性能和技术指标。分析并实现了DALSA公司1 M像素的帧转移型高帧频CCD芯片FT50M的内部结构和驱动时序,并采用集成芯片设计了该CCD芯片的驱动时序和所需的偏压电路,进而改进了CCD芯片的偏置电压电路,采用大多数的偏置电压由SFD信号生成的方式。因此只需产生极少偏置电压即可生成所需全部偏压,这是目前十分安全的偏压解决方案,并选用了FPGA作为核心控制器件。实验表明:此设计不仅简化了电路,还具有性能好、功耗低、体积小的优点,实现了对高帧频CCD图像采集系统的驱动控制。

异步Binning高帧频CCD相机的拖尾校正

一种基于异步时序驱动和Binning技术的高帧频成像技术在帧转移CCD相机上得到成功应用。为了抑制该CCD相机成像时产生的拖尾效应,基于该相机的高帧频连续成像原理,理论上分析了图像获取过程中拖尾产生的原因,给出了一套完整的消除拖尾的数值解析算法。该算法充分考虑了图像亮度变化对拖尾形成产生的影响,并对此进行了修正,已在异步Binning CCD相机上进行了实验验证。利用相机以40 000帧每秒的帧频获取4幅连续图像进行实验,实验结果表明,该算法可有效去除每幅图像的拖尾噪声,而且消除拖尾噪声后的图像区域的灰度方差得到明显降低,异步Binning CCD相机的成像质量得以提高。上述结果表明算法适用于高帧频相机的连续成像。

高帧率彩色线阵CCD实时成像系统的设计与分析

文中设计了一种满足工业需求的彩色线阵CCD实时成像系统。该系统实现对线阵CCD的驱动,控制专用的ADC采集芯片对CCD模拟信号进行采集。将采集到的数字信号由FPGA内部预处理后,通过USB2.0传输至上位机实现图像的拼接、显示与保存。最后,对线阵CCD静态图像噪声和动态成像特点进行了分析。研究结果表明:设计的线阵CCD图像采集系统,像素分辨率最大5 340,帧率可达6 250 fps,满足工业应用要求。CCD所选用的TDI模式,对于高速目标有更好的成像质量。

高帧频低拖尾帧转移CCD驱动技术

帧转移CCD在先进高光谱遥感技术中具有非常重要的应用价值,而拖尾问题是其在高光谱成像等高帧频应用中存在的最大障碍之一。为了减小拖尾的影响,建立了驱动器、PCB传输线及CCD内部结构一体化的驱动信号传输模型,比传统模型能更准确地预测CCD内部和外部的驱动信号波形;仿真对比了各种典型参数对CCD驱动信号波形的影响,仿真与实测结果具有很好的一致性。根据仿真结果进行了高帧频帧转移CCD驱动电路的优化设计,实现了100 ns的行转移时间,在500 fps的帧频下获得了拖尾系数小于1%的驱动效果,为进一步提高CCD的工作帧频提供了保障。

高帧频面阵CCD探测器应用技术研究

分析了高帧频帧转移面阵CCD的工作机制,设计了驱动电路和信号处理电路,获得了帧频为130帧/秒的高清晰图像,并提出了一种采用遮光板来提高帧频的新方法.该方法将帧频提高到了400帧/秒,具有较高的有效曝光比,并进一步改善了图像的质量.

高帧频CCD图像传感器驱动时序设计

针对某高帧频CCD可见光相机的设计要求,提出一种可行的驱动时序设计方法。采用Sarnoff公司的VCCD512H面阵CCD传感器,结合多通路数据传输的思路分析了传感器驱动时序关系,以Xilinx公司的FPGA芯片XQ2V3000作为时序发生器并实现数据缓存,从而实现了时序发生器与数据缓存的一体化设计。在Xilinx-ISE9.1i开发环境下采用VHDL语言编程,通过Modelsim SE6.2b实现仿真,结果满足设计要求。

高帧频CCD数据采集处理系统的设计

针对某高帧频CCD相机的设计要求,提出一种可行的CCD数据采集处理方法。由FPGA为CCD、A/D变换器提供控制信号,利用多通路数据传输的结构实现了高速图像数据的同步采样,并由高速A/D芯片AD9942实现数据的模/数转换。创新性地将控制信号和数据缓存集成在一片FPGA上,仿真结果能够很好地实现CCD高速数据采集处理。

高帧频大面阵CCD驱动技术的研究

根据CCD电荷转移的原理分析了驱动时钟波形对电荷转移效率的影响。建立了CCD驱动时钟负载模型并对其驱动需求进行了分析。然后给出驱动电路设计并通过驱动能力及电荷转移效率的测试验证了分析结果的正确性。最后给出2048×280元探测器在300帧频/s的帧频下的成像结果。进一步说明了理论分析和驱动电路设计的实效性。

基于异步时序的高帧频相机垂直拖尾处理(英文)

介绍一种高帧频相机垂直拖尾影响的解决方法,该方法同时考虑连续采集模式下帧间图像和像元合并(binning)技术的影响。与常用的静态图像拖尾处理的算法如逆向逐行修正算法相比,该算法非常适用于连续图像拖尾处理,特别是经过Binning后获取的图像。在某自主研制的基于异步时序的40 000帧/秒高速相机中应用该方法,有效去除了拖尾影响。最后,运用该方法处理的图像验证了算法的有效性。