基于残差单元与注意力门的非对称编解码海杂波抑制网络

针对非均匀海杂波环境下弱小目标检测困难的问题,本文基于复值残差单元和注意力门机制,提出一种用于海杂波抑制的非对称编解码网络(Asymmetric Encoder-Decoder Network,AED-Net).该网络以雷达回波经匹配滤波后得到的复值信号为输入,利用复值残差单元取代常规卷积单元进行弱小目标和海杂波特征的提取,增强网络特征提取能力的同时避免特征信息退化.然后采用注意力门模块将编码路径各模块提取的特征信息分别送入到解码路径对应的模块.最终输出海杂波抑制后的复值信号.由于各注意力门的输入和输出维度可根据网络结构自主选择,该网络设计是一种非对称编解码结构.与典型对称编解码网络UNet相比,复值残差单元与注意力门的引入显著降低了特征信息的冗余度,增强特征信息的提取与传递,提升了海杂波抑制性能.与此同时,复值残差单元的参数规模远小于卷积单元,而注意力门的引入也有效减少解码路径单元的数量,整个网络的参数规模显著减小.基于海杂波实测数据的实验结果表明,与典型复值UNet(Complex Value-UNet,CV-UNet)网络相比,AED-Net的输出信杂比平均提升9 dB,有效工作的最低信杂比降低了3 dB,模型参数量和计算量分别减少57.8%、50%.

基于CEEMDAN和小波包分解的闸门振动信号降噪研究

针对闸门监测振动信号去噪问题,提出基于CEEMDAN(经验模态分解)和小波包分解的闸门振动信号降噪算法,通过采用CEEMDAN和小波包分解方法进行信号去噪,可以有效处理水电站泄洪闸门振动信号中受到的外部干扰。CEEMDAN方法能够将信号分解成多个本征模态函数(IMF),每个IMF代表不同频率的振动成分,使得外部干扰和真实信号成分可以分离。随后,小波包分解能够将每个IMF进一步分解成不同尺度和频率的子频带,这有助于更准确地定位和分离干扰成分。对每个子频带应用阈值去噪技术,可以有效去除噪声,保留真实信号。由测试结果可知,该算法能很好地剔除闸门振动信号中的无用噪声,有效提高闸门振动信号的准确性。

一种窄脉冲信号峰值电压检测电路设计

SiCMOSFET器件栅极峰值电流可以表征器件结温,但是栅极峰值电流信号上升下降速度快、维持时间短,给峰值电压信号检测电路设计带来了挑战。此处提出了一种基于两级峰值采样保持电路的窄脉冲峰值电压检测电路,其具有采集精度高、保持时间长等优点。首先介绍了峰值检测原理以及两级峰值检测原理,然后给出了详细的电路参数选型,最后,利用仿真和实验对此处所提峰值电流检测电路进行了验证。结果表明,所提峰值检测电路检测误差小于1.1%,电压下垂速率为0.55μV/μs。

基于FPGA的自滑动同步法TFT-LCD屏TCON的实现

不同厂家、不同尺寸、不同分辨率的TFT-LCD屏与时序控制器TCON的接口不同,对应不同的差分信号格式。为了适应不同屏的图像显示,需要一种可编程的时序控制器TCON。通过在FPGA芯片上采用自滑动同步法,实现了TFT-LCD屏的TCON系统。该系统从视频处理主板输出的差分信号中提取视频数据,提出通过自滑动同步法使之与同步控制信号对齐;将提取的视频数据转换为源驱动器的输入信号,即mini-LVDS或RSDS格式的差分信号,同时产生门驱动器的时序信号;由源驱动器和门驱动器输出的信号驱动TFT-LCD屏显示图像信号。为了测试TCON的性能,使用两块FPGA电路板进行实验。一块FPGA电路板实现TCON时序控制器;另一块作为TCON的输入测试信号源,用于测试所设计的TCON性能。实验结果显示,所设计的TCON能够从LVDS视频差分数据中正确解析出视频数据,并转换为屏的源驱动器和门驱动器信号,驱动TFT-LCD屏显示视频信号。通过对比分析可知,使用自滑动同步法具有资源消耗少,功耗较低等优点。

面向异构信号处理平台的量子调度算法

针对异构信号处理平台中已有调度算法的调度长度较大导致信号处理应用实时性下降问题,文中提出一种面向异构信号处理平台的量子调度算法。该算法采用任务优先级分流排序策略,得到更加准确的任务调度顺序。使用量子比特对任务分配方案进行编码,增加任务分配方案的多样性,且编码规则有助于跳出局部最优找到全局最优解。按照最小计算开销原则和任务复制思想进行处理器分配,减少任务间通信开销,并通过量子旋转门对量子编码方案进行更新,不断逼近最优解。仿真结果表明,所提算法能够减少调度长度,提升信号处理应用的实时性,进而提高平台的工作效率。

不同水质下光学偏振对距离选通成像目标识别距离的影响分析

水下光学成像技术对于海底资源勘测、海洋生态监测、水下搜索救援、水下考古等应用具有重要意义。相比传统水下摄像机,距离选通成像技术可以过滤选通切片外的后向散射噪声和环境背景噪声,实现高质量水下成像,但是在浑浊水体中仍然会受切片内后向散射噪声影响,导致成像距离缩短。对此,开展了光学偏振与距离选通成像结合的水下偏振选通成像技术研究,利用后向散射光良好的保偏性去除选通切片范围内的后向散射噪声,提升目标识别距离。通过理论仿真和实验研究,对比分析了不同水质下距离选通成像和偏振选通成像目标识别距离的差异。发现存在临界衰减系数c0:当水体衰减系数小于等于c0时,光学偏振对于提升距离选通成像工作距离无效果;当水体衰减系数大于c0时,偏振可提升距离选通成像工作距离。实验中还发现,目标反射率会影响临界衰减系数。该研究有利于不同水质下距离选通成像的优化应用。

MOSFET互补传输管导致传输信号失真的因素

互补传输管结构广泛用于各种参与信号处理的电路中,但在信号传输过程中会引入信号失真。为研究影响信号传输失真的因素,对MOSFET的高阶效应进行分析,建立MATLAB模型对每种高阶效应的影响进行研究。研究得到:MOSFET高阶效应导致了互补传输管电路导通电阻的非理想性。互补传输管电路导通电阻的非理想性是导致被传输信号出现失真的主要因素。

基于多图超分辨率重建的精细导星仪星点质心定位精度提升方法

精细导星仪的星点质心定位精度决定了空间天文望远镜的视轴姿态解算精度,为了提升精细导星仪的星点质心定位精度,提出了一种基于深度小波循环神经网络的星图超分辨率重建方法。首先,借助微扫描技术获取亚像素错位低分辨率星图序列,采用小波编码器提取低分辨率星图的小波域特征,通过小波系数约束低分辨率星图的噪声,并将亚像素错位星图序列配准过程融入到网络学习中。其次,利用卷积门循环神经单元对所提取的多星图序列特征进行融合。最后,使用逆小波解码器对多特征融合模块输出的小波域特征进行解码,从而实现基于低分辨率星图序列的去噪与超分辨率重建。实验结果表明,分别采用平方加权质心法求取原始星图和超分辨率重建后星图中的各星点的质心位置,相比于前者,后者的各星点平均质心定位精度和稳定度在X方向分别提升了64.76%和19.15%,在Y方向分别提升了75.35%和26.14%。

融合媒体信息和信号分解的股票市场深度学习预测

对股票市场未来回报和风险的精确预测不仅能够帮助理性投资者更加合理有效地进行投资,也能够为政策制定者和投资者提供有用的指导。利用金融新闻标题文本,通过词嵌入模型和机器学习等文本分析方法,构建考虑新闻累积效应的投资者时闻累积情绪指数表征投资者情绪;以上证指数为例,采用变分模式分解(VMD)方法将指数波动数据分解为各种内在固有模式进行实证分析。最后,引入双向门控循环单元(BiGRU)作为深度学习模型进行股票预测。结果表明,投资者情绪指数显著影响上证指数波动,并且积极情绪和消极情绪的影响是不对称的;考量投资者情绪指标进行信号分解,能够有效提高股票的预测性能,相对于单纯分析股票时间序列的BiGRU预测模型,VMD-BiGRU模型的MAE,RMSE,RMSPE,MAPE等指标降低超过30%;在基准场景下,VMD-BiGRU模型性能优于多个计量经济模型和机器学习模型,对于收益率和波动率预测的MAE,RMSE,RMSPE,MAPE等指标普遍降低超过40%;模型在五粮液、工商银行、科大讯飞3只个股的推广中保持着同样稳定精确的预测效果。

基于四电平编码与弱光通信的极低功耗传光式电流互感器

针对传光式电流互感器高压侧现有的母线取能和激光供能方式存在供电死区、能量转换效率低、使用寿命不足等问题,提出一种基于四电平编码与弱光通信的极低功耗光电传输系统方案。首先,设计三态门电路将信号采集模块的采样时钟和数据信号叠加为一个四电平信号。然后,利用超高亮度且极低功耗的LED将四电平信号转换为光信号并通过光纤传输至低压侧。最后,在低压侧通过高灵敏度雪崩光电二极管探测器进行弱光检测后输入解码电路实现信号解码。将极低功耗光电传输系统应用于传光式电流互感器中进行实验验证,测量结果满足0.2级精度要求,系统高压侧的平均功耗可降低至3.91 mW,保证测量精度的同时大幅降低了功耗。由于高压侧的功耗极低,故可采用大容量电池或小功率光伏系统等可靠供能方案,从而解决了高压侧的供能问题,提高了系统的稳定性和可靠性。

基于国产FPGA+DSP的接收机设计

在车载雷达接收机系统中,通常需要将接收到的数据进行处理与存储。基于国产FPGA+DSP架构的电路设计,接收机电路模块集成了AD采集和RSSD盘存储两个单元,实现了信号处理与数据存储于一体的功能,提高了接收机的集成度。该接收机已应用于某车载雷达系统中,实现了16位分辨率的100 MHz以下中频信号的AD采集与数据处理,能够存储高达2 TB容量的数据,极大提高了车载雷达接收机系统的数据处理与存储一体化性能,整个电路模块的功耗仅为8 W,器件全部实现国产,主要芯片均由笔者所在单位自主研发。

基于Arm Cortex-M0的视频处理系统

设计一种基于Arm Cortex-M0的视频处理系统,旨在满足视频处理在各个应用领域的需求。系统基于EG4S20现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)开发板进行开发,搭建基于Arm Cortex-M0的系统级芯片(System on Chip,SoC)架构,实现了多种图像信号处理(Image Signal Processing,ISP)算法。系统通过安全数字(Secure Digital,SD)存储卡读取原始视频数据,经过ISP硬件加速处理,通过高清多媒体接口(High Definition Multimedia Interface,HDMI)实时显示处理后的图像。系统集成了键盘、数码管和蜂鸣器模块,实现了智能化的视频处理和控制,极大地提高了处理效率和效果。

基于FPGA的图像传感器驱动控制与协议解析

在当前图像采集领域高分辨率、高帧率的要求下,移动产业处理器接口(Mobile Industry Processor Interface,MIPI)协议成为主流的高速图像数据传输协议。基于MIPI协议,采用IMX214图像传感器,通过自主设计图像数据采集板,满足4通道高速差分信号传输,提出一种高速图像传感器数据采集电路的设计方案。使用现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)对图像传感器进行驱动控制与协议解析。测试结果表明,所设计的Verilog代码能够正确配置图像传感器的寄存器,并完成工作模式切换、字节串并转换、包头解析与格式转换等步骤,最终获得原始图像数据。

具有微型倾斜栅场板的高频AlGaN/GaN HEMT器件结构研究

较小的器件尺寸可以帮助GaN基HEMT实现更高的频率特性,但会使器件内部电场集聚,引起击穿电压降低,严重限制器件的高频功率特性。为了解决上述问题,采用微型倾斜栅场板,可以在保持频率特性的情况下提升器件的击穿电压。通过对具有不同关键参数(既倾斜角度)的AlGaN/GaN HEMT进行仿真分析,系统研究不同倾斜角度对器件特性的影响。研究发现击穿电压(V_(BK))随着倾斜角度的减小而增大;电流截止频率(f_(T))和最大振荡频率(f_(max))均随着倾斜角度的减小而降低。JFOM(JFOM=f_(T)·V_(BK))随着倾斜角度的减小先增大后降低,具有26.6°倾斜角度的器件的JFOM最大,达到了11.13THz V。通过大信号仿真,发现具有最优倾斜角度的器件工作在深AB类状态时,器件的最大增益、饱和输出功率密度、功率附加效率(PAE)分别为12.90dB、5.62W/mm、52.56%。

基于单通道脑电信号的轻量级睡眠分析系统

在传统睡眠分期模型中,由于计算资源要求高,难以部署到有限计算能力的设备上.本文开发了一个基于单通道脑电信号的轻量级睡眠分析系统,该系统部署了GhostNet优化的GhostSleepNet神经网络模型,实现了睡眠分期和睡眠质量评估的功能,用户只需要使用脑环并连接至本系统即可在家庭环境下实现准确度高的睡眠分期.其中,卷积神经网络(convolutional neural network,CNN)负责提取高阶特征,GhostNet旨在保持CNN提取特征的准确性的同时,减少模型参数以提高模型的计算效率,门控循环单元(gated recurrent unit,GRU)则专注于捕捉睡眠数据的长期依赖关系与周期性变化.本文对Sleep-EDF数据集的五分类任务进行验证,GhostSleepNet的睡眠分期准确率达到84.17%,比传统睡眠分期模型低3%–5%,但FLOPs仅为5041111040,计算复杂度下降20%–45%,有助于移动设备睡眠分期功能的发展.

基于OE-ACNN-BiGRU的轴承故障诊断方法

为提高轴承故障诊断模型的跨工况检测能力,提出了一种基于信号奇偶分离(OE)、卷积块注意力模块(CBAM)、卷积神经网络(CNN)和双向门控单元(BiGRU)相结合的OE-ACNNBiGRU故障诊断方法,以优化诊断性能。首先,对输入样本信号进行奇偶分离,分别进行卷积运算;其次,用CBAM注意力模块对奇偶信号,分别施加空间注意力和通道注意机制;再次,把经过处理的奇偶信号重新进行特征融合;最后,用双向门控循环单元对融合信号提取时序特征,通过全连接层和Softmax后输出检测分类结果。实验表明:检测精度达到了99.66%以上,跨工况效果相对其他消融模型,平均检测精度提高了3个点以上达到94.36%。

基于FPGA的阵列信号发生方法

使用数字发生的阵列信号,可以快速方便地开展阵列信号处理系统的测试和验证。为此设计了一种基于现场可编程门阵列(FPGA)的阵列信号发生方法,通过小数延时和整数延时相结合的方式,实现点频和线性调频的阵列信号发生。

Implementation of a kind of FPGA-based binary phase coded radar signal processor architecture

A flexible field programmable gate array based radar signal processor is presented. The radar signal processor mainly consists of five functional modules： radar system timer, binary phase coded pulse compression（PC）, moving target detection （MTD）, constant false alarm rate （CFAR） and target dots processing. Preliminary target dots information is obtained in PC, MTD, and CFAR modules and Nios I! CPU is used for target dots combination and false sidelobe target removing. Sys- tem on programmable chip （SOPC） technique is adopted in the system in which SDRAM is used to cache data. Finally, a FPGA-based binary phase coded radar signal processor is realized and simula- tion result is given.

基于FPGA的数字下变频资源优化方法

中频模拟信号在数字采集板上做数字下变频处理需要消耗现场可编程门阵列(field programmable gate array,FPGA)的硬件资源,然而FPGA的硬件资源有限,为了留出更多的资源做后续处理问题,讨论在最佳采样率情况下,使用常规混频和三角函数特性2种方法,通过仿真平台对比2种方法的资源使用情况,使用三角函数特性的方法在一定程度上节省了资源开销。

Design of a Radar Signal Simulator Based on Virtex-Ⅱ Series FPGA

A simulation method to simulate the pseudorandom code P. M PP radar＇ s echo signal is proposed that makes use of the pre-generated Doppler simulation data, according to the relative movement parameter of the radar and the target. It resolves the problem of the high precision distance simulation and the high speed digital shift phase. At the same time, the radar dynamic digital video frequency target signal simulator is designed. Simulation results of the critical unit and the output waveform are given. The result of the test satisfies the system＇s request.