期刊文献+
共找到21篇文章
< 1 2 >
每页显示 20 50 100
All-optical logic gates and a half-adder based on lithium niobate photonic crystal micro-cavities 被引量:4
1
作者 Chenghao Lu Bing Zhu +4 位作者 Chuanyi Zhu Licheng Ge Yian Liu Yuping Chen Xianfeng Chen 《Chinese Optics Letters》 SCIE EI CAS CSCD 2019年第7期75-77,共3页
All-optical logic gates including AND, XOR, and NOT gates, as well as a half-adder, are realized based on twodimensional lithium niobate photonic crystal(PhC) circuits with Ph C micro-cavities.The proposed all-optical... All-optical logic gates including AND, XOR, and NOT gates, as well as a half-adder, are realized based on twodimensional lithium niobate photonic crystal(PhC) circuits with Ph C micro-cavities.The proposed all-optical devices have an extinction ratio as high as 23 dB due to the effective all-optical switch function induced by twomissing-hole micro-cavities.These proposed devices can have potential implementation of complex integrated optical functionalities including all-optical computing in a lithium niobate slab or thin film. 展开更多
关键词 ALL-OPTICAL logic GATES a half-adder crystal micro-cavities
原文传递
A molecular half-adder and half-subtractor based on pyrylium
2
作者 CAO ChaoTun LIU Hui ZHU Xiao-Qing CHENG Jin-Pei 《Chinese Science Bulletin》 SCIE EI CAS 2010年第25期2799-2802,共4页
A very simple molecular cation, 4-(4-dimethylaminophenyl)-2,6-diphenylpyrylium, has been demonstrated to have a function of molecular half-adder and half-subtractor according to the detectable spectroscopic changes of... A very simple molecular cation, 4-(4-dimethylaminophenyl)-2,6-diphenylpyrylium, has been demonstrated to have a function of molecular half-adder and half-subtractor according to the detectable spectroscopic changes of the molecular system in response to the inputs of acid and base. Distinct algebraic operations can be performed in this reconfigurable molecular logic system. 展开更多
关键词 分子离子 半加器 减法 吡喃 基础 逻辑系统 氨基苯基 功能变化
原文传递
一种基于LC谐振放电的感应叠加固态脉冲电源
3
作者 翟心哲 陈锦晖 +1 位作者 王冠文 吴官健 《强激光与粒子束》 CAS CSCD 北大核心 2024年第11期159-165,共7页
针对加速器传统闸流管半正弦冲击磁铁脉冲电源的低重频以及短寿命问题,研制了一种基于LC谐振放电的半正弦感应叠加脉冲电源。脉冲的产生由两种开关配合控制,变压器初级IGBT作为主动脉冲开启开关,次级高压硅堆作为被动脉冲关断开关,这种... 针对加速器传统闸流管半正弦冲击磁铁脉冲电源的低重频以及短寿命问题,研制了一种基于LC谐振放电的半正弦感应叠加脉冲电源。脉冲的产生由两种开关配合控制,变压器初级IGBT作为主动脉冲开启开关,次级高压硅堆作为被动脉冲关断开关,这种设计提高了有较长关断延时的大功率IGBT在窄脉冲应用的可能性。电源利用变压器磁芯饱和的特性,通过感应叠加初级二次反向谐振实现储能电容能量的自回收,降低了电路的充电时间以及热损耗。通过结合PSpice软件仿真和电路实验,研制出了一台5级叠加的脉冲电源原理样机。测试结果表明,相较于传统闸流管半正弦脉冲电源,该脉冲电源可实现更高的脉冲重复频率以及更低的功率损耗,可为加速器半正弦冲击磁铁系统提供更多设计选择方案。 展开更多
关键词 LC谐振 半正弦脉冲 感应叠加 大功率IGBT 能量回收
下载PDF
结合非线性效应和线性干涉效应设计的全光半加器
4
作者 杨建业 吴蓉 张皓辰 《中国光学(中英文)》 EI CAS CSCD 北大核心 2023年第5期1186-1194,共9页
结合光子晶体非线性效应和线性干涉效应设计了一种全光半加器。将光源平均分成两部分,对半加器的与门和异或门分开设计。利用非线性效应实现高对比度的与门;利用线性干涉效应实现异或逻辑,从而使器件整体响应速度更快。在这种设计结构下... 结合光子晶体非线性效应和线性干涉效应设计了一种全光半加器。将光源平均分成两部分,对半加器的与门和异或门分开设计。利用非线性效应实现高对比度的与门;利用线性干涉效应实现异或逻辑,从而使器件整体响应速度更快。在这种设计结构下,器件对信号光源功率只有阈值要求,当信号功率大于51.4 mW/μm^(2)时输出稳定,抗干扰能力强。所设计的半加器进位输出端口对比度为20.69 dB,输出端口对比度为20.13 dB。数据传输速率为0.75 Tbits/s,占用面积623μm2。 展开更多
关键词 全光半加器 环形谐振腔 微腔 光逻辑 线性干涉效应
下载PDF
三值光计算机的对称三进制半加器原理设计 被引量:6
5
作者 蔡超 金翊 +1 位作者 包九龙 汪宇涛 《计算机工程》 CAS CSCD 北大核心 2007年第17期278-279,共2页
提出了在三值光计算机中采用对称三进制半加器的观点,设计了支持这个观点的半加器结构原理图。与传统二进制电子计算机加法器相比,该设计体现了对称三进制表示将加法运算和减法运算合而为一的优点,避免了补码运算。论述了对称三进制加... 提出了在三值光计算机中采用对称三进制半加器的观点,设计了支持这个观点的半加器结构原理图。与传统二进制电子计算机加法器相比,该设计体现了对称三进制表示将加法运算和减法运算合而为一的优点,避免了补码运算。论述了对称三进制加法运算的规律,介绍了所设计半加器的工作原理,为三值光计算机逻辑运算器以及后续研究提供了理论指导意义。 展开更多
关键词 光计算机 半加器 三值计算机 对称三进制
下载PDF
一种新型单电子-MOS晶体管混合的半加器电路 被引量:3
6
作者 李芹 蔡理 +1 位作者 王森 吴刚 《空军工程大学学报(自然科学版)》 CSCD 北大核心 2008年第1期78-81,共4页
基于单电子晶体管的I-V特性和MOS晶体管的逻辑电路设计思想,提出了1个单电子晶体管和MOS晶体管混合的反相器电路,进而推导出其它基本逻辑门电路,并最终实现了一个半加器电路。通过比较单电子晶体管和MOS晶体管两者的混合与纯CMOS晶体管... 基于单电子晶体管的I-V特性和MOS晶体管的逻辑电路设计思想,提出了1个单电子晶体管和MOS晶体管混合的反相器电路,进而推导出其它基本逻辑门电路,并最终实现了一个半加器电路。通过比较单电子晶体管和MOS晶体管两者的混合与纯CMOS晶体管实现的半加器电路,元器件数目得到了减少,电路结构得到简化,且电路的静态功耗降低。SPICE验证了电路设计的正确性。 展开更多
关键词 单电子晶体管 MOS晶体管 反相器 半加器 SPICE
下载PDF
多位快速加法器的设计 被引量:3
7
作者 詹文法 马俊 +1 位作者 谢莹 黄玉 《合肥工业大学学报(自然科学版)》 CAS CSCD 北大核心 2005年第10期1281-1283,共3页
加法运算在计算机中是最基本的,也是最重要的运算。传统的快速加法器是使用超前进位加法器,但其存在着电路不规整,需要长线驱动等缺点。文章提出了采用二叉树法设计加法器的方法,用该方法实现的加法器,具有电路规整、易于扩展及速度快... 加法运算在计算机中是最基本的,也是最重要的运算。传统的快速加法器是使用超前进位加法器,但其存在着电路不规整,需要长线驱动等缺点。文章提出了采用二叉树法设计加法器的方法,用该方法实现的加法器,具有电路规整、易于扩展及速度快等优点。 展开更多
关键词 半加器 全加器 超前进位加法器 二叉树法
下载PDF
16位超前进位加法器的设计 被引量:8
8
作者 谢莹 陈琳 《合肥工业大学学报(自然科学版)》 CAS CSCD 2004年第4期450-454,共5页
电子计算机是由具有各种逻辑功能的逻辑部件组成的,加法器就属于其中的组合逻辑电路。如果对传统的加法器电路进行改进,在超前进位链的基础上,用一种新的超前进位链树的设计方法不仅可以克服串行进位加法器速度低的缺点,也可以解决单纯... 电子计算机是由具有各种逻辑功能的逻辑部件组成的,加法器就属于其中的组合逻辑电路。如果对传统的加法器电路进行改进,在超前进位链的基础上,用一种新的超前进位链树的设计方法不仅可以克服串行进位加法器速度低的缺点,也可以解决单纯的超前进位加法器带负载能力不足等问题,从而在实际电路中使加法器的运算速度达到最优。根据这种理论,可以推导得到最优的任意位加法器。 展开更多
关键词 半加器 全加器 超前进位加法器 4位超前进位加法器 16位超前进位加法器
下载PDF
高速低功耗数字逻辑比较器的电路设计 被引量:1
9
作者 袁寿财 武华 王兴全 《赣南师范大学学报》 2018年第3期32-35,共4页
功耗、速度和芯片面积是当今便携电子领域极为关键的技术参数.本文拟采用不同的数字逻辑技术和不同电路结构设计并实现数字逻辑比较器,使电路在功耗、传输延迟、芯片面积以及占用晶体管数等方面得到优化.基于Tanner-EDA仿真平台,选用电... 功耗、速度和芯片面积是当今便携电子领域极为关键的技术参数.本文拟采用不同的数字逻辑技术和不同电路结构设计并实现数字逻辑比较器,使电路在功耗、传输延迟、芯片面积以及占用晶体管数等方面得到优化.基于Tanner-EDA仿真平台,选用电源电压0.7 V及45-nm工艺参数规范,对本文设计的每种电路的功耗、速度和面积进行仿真,通过分析比较仿真结果,综合每种电路的结构特点和电性能参数,选取最优电路设计,对该电路进行版图设计和版图参数提取,从而进行电路后仿真验证并最终实现高性能的数字逻辑比较器电路芯片. 展开更多
关键词 数字逻辑比较器 传输门 半加器 功耗 传输延迟
下载PDF
两种DNA分子同时检测的逻辑门及半加器的构建
10
作者 晋晓勇 张笛 +3 位作者 蒙丽君 许凯歌 雷杰 彭娟 《分析科学学报》 CSCD 北大核心 2017年第6期763-768,共6页
本研究利用滴涂法和电沉积法构建了氧化石墨烯/金纳米粒子复合膜修饰电极(GCE/GO/AuNPs),基于目标DNA和探针结合前后探针在电极表面构型的变化导致电化学信号变化,实现对大肠杆菌(E.coli)DNA和沙门氏菌(Sal)DNA的智能识别。以目标物为... 本研究利用滴涂法和电沉积法构建了氧化石墨烯/金纳米粒子复合膜修饰电极(GCE/GO/AuNPs),基于目标DNA和探针结合前后探针在电极表面构型的变化导致电化学信号变化,实现对大肠杆菌(E.coli)DNA和沙门氏菌(Sal)DNA的智能识别。以目标物为输入信号,分别以Σ|ΔI|和|ΔIMB/ΔIFc|为输出,构建了"AND"型和"XOR"型DNA分子逻辑门,提出了一种新型的可用于逻辑运算的半加器模型。采用方波伏安法(SWV)检测两种标记探针电流变化值Σ|ΔI|,其与E.coli DNA和Sal DNA浓度的对数值在1.0×10^(-13)~1.0×10^(-8) mol·L^(-1)范围内呈现良好的线性关系,检出限(S/N=3)分别为3.2×10^(-14) mol·L^(-1)和1.7×10^(-14) mol·L^(-1)。 展开更多
关键词 DNA分子逻辑门 电化学检测 半加器 生物传感器
下载PDF
CMOS半加器电路鲁棒性设计
11
作者 刘春娟 徐晓瑞 杨超山 《兰州交通大学学报》 CAS 2016年第3期68-71,共4页
在数字电路设计中,电路逻辑功能和性能参数会随着数字逻辑器件的容差、延迟时间的改变而发生变化,甚至会引起不正常的逻辑关系.随着集成度不断提高,这种偏差严重影响电路的成品率,增加了电路设计的复杂性和成本.采用基于OrCAD/Pspice的... 在数字电路设计中,电路逻辑功能和性能参数会随着数字逻辑器件的容差、延迟时间的改变而发生变化,甚至会引起不正常的逻辑关系.随着集成度不断提高,这种偏差严重影响电路的成品率,增加了电路设计的复杂性和成本.采用基于OrCAD/Pspice的最坏情况模拟及对器件模糊时间影响的抑制,对半加器逻辑电路参数进行适当修正,降低了输出结果不确定性及脉冲变窄或异常故障.所设计的加法器电路在满足原逻辑功能基础上,在指定的模糊时间变化范围内,电路稳定性得到明显提高,达到增强其鲁棒性的目的. 展开更多
关键词 半加器 鲁棒性 模糊时间
下载PDF
基于介电常数近零态和铟锡氧化物集成硅基波导的电光半加器 被引量:1
12
作者 梁志勋 许川佩 +2 位作者 朱爱军 胡聪 杜社会 《中国光学》 EI CAS CSCD 北大核心 2020年第5期1001-1013,共13页
为了解决传统电光混合运算逻辑单元速率低、功耗高、尺寸大等问题,以实现电光混合高速运算,本文设计了一种基于介电常数近零态(Epsilon-Near-Zero)和铟锡氧化物(ITO)薄膜电调控的集成硅基波导电光混合半加器。利用ITO激活材料薄膜的电... 为了解决传统电光混合运算逻辑单元速率低、功耗高、尺寸大等问题,以实现电光混合高速运算,本文设计了一种基于介电常数近零态(Epsilon-Near-Zero)和铟锡氧化物(ITO)薄膜电调控的集成硅基波导电光混合半加器。利用ITO激活材料薄膜的电调控特性实现了光路通断和交叉,从而实现了两位二进制数的半加法功能,通过3D-FDTD模拟仿真对器件模型结构参数进行了优化设计。仿真实验结果表明,当施加电压为0 V和2.35 V时,器件能够完成光信号逻辑控制。电光混合半加器工作在1550 nm波长时,其插入损耗为0.63 dB,消光比为31.73 dB,数据传输速率为61.62 GHz,每字节消耗能量为13.44 fJ,整个半加器尺寸小于21.3μm×1.5μm×1.2μm。该器件具有结构紧凑、插入损耗低等特点,为高速电光混合光学逻辑器件及半加器设计提供了理论依据。 展开更多
关键词 硅基光电子学 电光半加器 介电常数近零态 耦合模理论 铟锡氧化物 光波导
下载PDF
高性能桶形整数加法器的设计 被引量:1
13
作者 张镇 冯婧 《计算机应用》 CSCD 北大核心 2010年第11期3138-3140,共3页
为了提高加法器的运算速度,提出了一种新型并行整数加法算法——桶形整数加法算法。该加法器以半加器为基础,将并行与迭代反馈思想相结合,根据每轮迭代后进位链的值判断是否已经累加结束,可以在保持低功耗的同时提高运算速度。仿真结果... 为了提高加法器的运算速度,提出了一种新型并行整数加法算法——桶形整数加法算法。该加法器以半加器为基础,将并行与迭代反馈思想相结合,根据每轮迭代后进位链的值判断是否已经累加结束,可以在保持低功耗的同时提高运算速度。仿真结果表明,该桶形整数加法器在面积少量增加的基础上,速度提高明显。 展开更多
关键词 半加器 VERILOG 整数加法器 现场可编程门阵列
下载PDF
基于DNA链置换构建逻辑计算模型 被引量:5
14
作者 吴涛 郭冰洁 董亚非 《计算机技术与发展》 2019年第1期44-48,共5页
近年来,随着电子元器件的微型化趋势,其传统制作工艺所面临的挑战也日益显著,寻找新型手段辅助甚至替代传统硅基计算机已逐渐成为科学家们的研究重点。所以,随着生物化学技术的不断发展,以DNA分子作为存储数据和运算媒介的新型计算模型... 近年来,随着电子元器件的微型化趋势,其传统制作工艺所面临的挑战也日益显著,寻找新型手段辅助甚至替代传统硅基计算机已逐渐成为科学家们的研究重点。所以,随着生物化学技术的不断发展,以DNA分子作为存储数据和运算媒介的新型计算模型引起了研究者的广泛关注。为此,提出了基于DNA链置换与荧光标记的分子逻辑计算模型。该方法利用重金属离子Hg^(2+)能够引发组成DNA分子中胸腺嘧啶(thymine,T)形成T-Hg^(2+)-T错配的形式,通过检测荧光信号强度的相对变化,构建了与非逻辑门(NAND)。之后,在前者的基础上利用DNA富含鸟嘌呤(guanine,G)的片段可以形成G-四链体结构的情况下,通过结合氯化血红素(Hemin)形成具有过氧化物酶的活性进而促进过氧化氢(H_2O_2)氧化四甲基联苯胺(TMB)得到蓝色的TMB^+,以此构建半加器。 展开更多
关键词 DNA 与非门 半加器 链置换 荧光标记
下载PDF
结合半加图的算术电路等价性验证技术
15
作者 翁延玲 葛海通 +1 位作者 严晓浪 郑飞君 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2008年第8期1345-1349,1403,共6页
为了克服现有等价性验证技术难以快速验证复杂算术电路的局限性,提出了一种利用综合引擎分析并再现算术电路优化过程的算法.该算法结合了乘法器的编码方式识别技术、加法电路的半加树提取技术和部分积加法电路的架构识别技术来提取乘法... 为了克服现有等价性验证技术难以快速验证复杂算术电路的局限性,提出了一种利用综合引擎分析并再现算术电路优化过程的算法.该算法结合了乘法器的编码方式识别技术、加法电路的半加树提取技术和部分积加法电路的架构识别技术来提取乘法电路的实现结构,以此生成与实现电路结构相似且逻辑正确的网表.针对算术电路结构的相似性,仅分析低位输出的电路架构以降低算法复杂度.实验结果表明,与传统的算术电路验证算法相比,该算法可以明显提高算术电路的验证速度,并且可以直接结合到现有的寄存器传输级(RTL)和门级网表的验证流程中,从而提高了算术电路的验证能力. 展开更多
关键词 综合 等价性验证 算术电路 半加树
下载PDF
全光半加器的研究进展
16
作者 孙晓寅 李培丽 徐荣青 《半导体光电》 CAS CSCD 北大核心 2009年第5期647-652,共6页
综述了全光半加器的研究进展和现状。阐述了不同结构全光半加器的工作原理、优缺点,并展望了全光半加器未来的发展方向。
关键词 半加器 半导体光放大器 周期极化铌酸锂 与门 异或门
下载PDF
Optical Arithmetic Operation Using Optical Demultiplexer
17
作者 Dilip Kumar Gayen 《Circuits and Systems》 2016年第11期3485-3493,共9页
Using Terahertz Optical Asymmetric Demultiplexer (TOAD) based switch we have designed all-optical parallel half adder and full adder. The approach to design this all-optical arithmetic circuit not only enhances the co... Using Terahertz Optical Asymmetric Demultiplexer (TOAD) based switch we have designed all-optical parallel half adder and full adder. The approach to design this all-optical arithmetic circuit not only enhances the computational speed but also is capable of synthesizing light as input to produce desire output. The main advantage of parallel circuit is synchronization of input which is not required. All the circuits are designed theoretically and verified through numerical simulations. 展开更多
关键词 Terahertz Optical Asymmetric Demultiplexer Semiconductor Optical Amplifier Half Adder Full Adder Optical Logic
下载PDF
Incorporation of Reduced Full Adder and Half Adder into Wallace Multiplier and Improved Carry-Save Adder for Digital FIR Filter
18
作者 S. Chinnapparaj D. Somasundareswari 《Circuits and Systems》 2016年第9期2467-2475,共9页
Improvement of digital FIR filter is vital in the field of Digital Signal Processing in order to reduce the area, delay and power. Multiplication and Accumulation (MAC) unit of Finite Impulse Response (FIR) filte... Improvement of digital FIR filter is vital in the field of Digital Signal Processing in order to reduce the area, delay and power. Multiplication and Accumulation (MAC) unit of Finite Impulse Response (FIR) filter has been designed using efficient multiplier and adder circuits for optimized APT (Area,Power and Timing) product. In this paper, the design of direct form FIR filter with efficient MAC unit has been presented. Initially, full adder and half adder structures are shrunk down by reducing number of gates. These compact full adder and half adder structures are incorporated into Wallace Multiplier and Improved Carry-Save Adder. The proposed 16-bit Carry-Save Adder has been improved by splitting into four parallel phases. Consequently the delay of enhanced Carry- Save Adder is reduced. Generation of carry output is performed using number of OR gates in a sequential manner. All these enhanced architectures are incorporated into the Digital FIR Filter to reduce the area, delay and power utilization. 展开更多
关键词 Direct Form FIR Filter Compact Full Adder and Half Adder Improved Carry-Save Adder Modified Wallace Multiplier FPGA
下载PDF
基于石墨烯-硅混合集成光波导的电光半加器 被引量:1
19
作者 张杰 李仕琪 +2 位作者 丁健 汪鹏君 陈伟伟 《光电子.激光》 EI CAS CSCD 北大核心 2018年第8期805-810,共6页
设计了一种由基于马赫-曾德尔干涉结构的石墨烯-硅混合集成光开关级联而成的电光半加器。通过施加电压调节石墨烯化学势,改变石墨烯在平面方向上的介电常数,引起模式有效折射率发生变化,控制光波在基于马赫-曾德尔干涉结构的石墨烯-硅... 设计了一种由基于马赫-曾德尔干涉结构的石墨烯-硅混合集成光开关级联而成的电光半加器。通过施加电压调节石墨烯化学势,改变石墨烯在平面方向上的介电常数,引起模式有效折射率发生变化,控制光波在基于马赫-曾德尔干涉结构的石墨烯-硅混合集成光开关不同端口输出,实现半加器逻辑功能。仿真结果表明:当石墨烯化学势在0.50eV与0.64eV两种状态切换下,在1 520nm到1 600nm波长范围内,基于马赫-曾德尔干涉结构的石墨烯-硅混合集成光开关的最差串扰为-21.57dB,插入损耗小于0.109dB。当数据传输速率为10Gbit/s时,基于石墨烯-硅混合集成光波导的电光半加器在1 550nm工作波长下,器件的消光比大于41.05dB。 展开更多
关键词 硅基光子学 电光半加器 马赫一曾德尔干涉型光开关 石墨烯 波导
原文传递
A novel ternary half adder and multiplier based on carbon nanotube field effect transistors 被引量:1
20
作者 Sepehr TABRIZCHI Nooshin AZIMI Keivan NAVI 《Frontiers of Information Technology & Electronic Engineering》 SCIE EI CSCD 2017年第3期423-433,共11页
A lot of research has been done on multiple-valued logic(MVL) such as ternary logic in these years. MVL reduces the number of necessary operations and also decreases the chip area that would be used. Carbon nanotube f... A lot of research has been done on multiple-valued logic(MVL) such as ternary logic in these years. MVL reduces the number of necessary operations and also decreases the chip area that would be used. Carbon nanotube field effect transistors(CNTFETs) are considered a viable alternative for silicon transistors(MOSFETs). Combining carbon nanotube transistors and MVL can produce a unique design that is faster and more flexible. In this paper, we design a new half adder and a new multiplier by nanotechnology using a ternary logic, which decreases the power consumption and chip surface and raises the speed. The presented design is simulated using CNTFET of Stanford University and HSPICE software, and the results are compared with those of other studies. 展开更多
关键词 CNTFET-based design TERNARY Half adder MULTIPLIER Multiple-valued logic(MVL)
原文传递
上一页 1 2 下一页 到第
使用帮助 返回顶部