基于SystemView的HDB3码译码器实验设计

HDB3码是通信原理课程教学中重点学习的一种数字基带传输码。根据HDB3的译码原理设计了译码器实现电路,并在SystemView平台上构建了仿真实验系统。结果表明,该译码器设计正确,电路实现较为简便,可用于通信原理教学的课堂演示和设计性实验等。

HDB_3编译码器的优化设计与实现

针对现有HDB3(三阶高密度双极性)编码器中存在编码复杂、输出延时长等缺陷,提出了一种基于分组编码、统一极性判断和位置极性判断的HDB3编码器快速设计方法,并相应提出了基于极性判别的快速译码设计方法,避免了译码过程中的取代节检测.在QuartusⅡ5.1下的仿真结果表明,提出的编译码方法具有消耗资源少、工作速度快的优点,与现有方法相比,编码和译码占用的逻辑单元数分别减少25%和40%,扇出数分别减少29.4%和50.9%.经实际测试,编译码器功能正确,可用于实际电路中.

基于SYSTEMVIEW的HDB3码编码器实验设计

HDB3码是一种应用广泛的线路传输码。作者根据HDB3码的编码规则设计了硬件编码器,并在SYSTEMVIEW仿真软件平台上构建了仿真实验系统。仿真结果表明,设计正确,电路实现较为简便。可用于通信原理教学的课堂演示和设计性实验。

用ISP器件实现HDB3码的实验设计

提出了一种采用ISP大规模可编程器件实现高密度HDB3码的一种实验方法。该方法在Quartus2.1开发软件环境下,应用VHDL语言,采用ALTERA公司的在系统可编程器件EPM7064SCL44-5,在实验室实现了HDB3码,结果符合高密度HDB3码的要求。

HDB3编译码电路的FPGA设计

HDB3码(3阶高密度双极性码)保持AMI码极性反转的特点,减少连0串的长度,有利于提取定时信息,广泛用于数字通信系统中。针对现有HDB3编码器中存在编码复杂、输出延时长等缺点,设计一种统一位置判断和极性判断的HDB3编码器,并从实际应用出发,将误码检测和位同步提取融入译码器芯片中。仿真和实测表明,编译码功能正确,且相对延时较小、灵活性高,具有实用价值。

用XC9572实现HDB3编解码设计

介绍了HDB3编解码的原理和方法 ,给出了用CPLD(ComplexProgrammableLogicDevice)实现E1信号HDB3编解码的方法 ,同时给出了它的实现原理图 。

基于VHDL的数字基带信号HDB_3调制解调器仿真实现

在实际的数字基带通信系统中,为使信息在基带信道中顺利传输,必须选择合适的基带信号,HDB3基带信号是常选信号之一.针对数字基带传输系统中HDB3信号的特点,采用基于CPLD/FPGA的VHDL语言,在Max+plusII的环境中,实现HDB3数字基带信号的调制、解调器.仿真结果表明,实现的HDB3基带信号调解器,系统简单、可靠,通过此系统能够方便地将原始信息流转换成HDB3基带信号.

基于Cyclone FPGA实现的数据适配器系统级设计

数据适配器是数字通信系统的重要组成部分之一,用于数据源与数据集之间的数据交换,将数据从数据库读入数据集,然后将已更改的数据从数据集写回数据库。数据适配器重要功能之一是针对不同数据制式之间的转化。重点讨论了HDB3码与不归零码(NRZ码)之间的相互转换,并就以数据适配器为中心的数字通信系统,使用Quartus Ⅱ软件进行设计与仿真,下载到GW48-PK2型EDA实验平台进行测试与验证。