基于IBIS模型的高速数字I/O缓冲器的瞬态行为建模

引入了一种基于最新版本的 IBIS模型给出的信息构造高速数字 I/O缓冲器的瞬态行为模型的方法 .阐述了从 IBIS建模数据中得到这种瞬时状态转换行为模型的推导过程 ,同时获得了建模所需要的充分条件 .与相应的晶体管级模型相比 ,该方法在获得了更高仿真精度的同时 ,提高了具有大量同步开关器件芯片互连的仿真速度 .最后 ,为了验证模型的有效性 ,给出了该模型和晶体管级模型 (SPICE模型 )

多端I/O系统用BiCMOS连线逻辑电路

为了满足数字通信和信息处理系统多端输入/输出(I/O)、高速、低耗的性能要求,笔者设计了几例BiCMOS连线逻辑电路,并提出了采用0.5 ?m BiCMOS工艺,制备所设计的连线逻辑电路的技术要点和元器件参数.所做实验表明了设计的连线逻辑电路既具有双极型逻辑门电路快速、大电流驱动能力的特点,又具备CMOS逻辑门低压、低功耗的长处,而且其扇入数可达3~16,扇出数可达1~18,因而它们特别适用于多端I/O高速数字通信和信息处理系统中.

高速数字I/O缓冲器瞬态行为建模及其在同步开关噪声分析中的应用

本文阐述了从最新版本的IBIS(I/OBufferInformationSpecification)建模数据中构造高速数字I/O缓冲器的瞬态行为模型的推导过程 ,获得了建模所需要的充分条件 .与相应的晶体管级模型 (SPICE模型 )相比 ,该方法在获得了更高仿真精度的同时 ,提高了具有大量同步开关器件芯片互连的仿真速度 .采用这些模型有效地分析了多芯片互连非线性电路中的同步开关噪声 。

数字化超声仪器中的高速缓存设计

超声信号的采样过程中,大量的数据需要及时存储,以供后续的分析与处理。因内存存取速度的限制,在A/D转换速度较高的场合,采集的数字信号就有可能得不到及时存储,因此提高超声信号采样频率的关键就集中在内存的存取速度上。讨论了在目前的存储器条件下,以暂存高速数字信号为目的的高速缓存设计的几种常用方案,重点介绍了TI公司的先进先出(FIFO)器件SN74V293在数字化数据高速缓存中的应用。该器件可满足绝大多数的超声无损检测应用场合的要求。

一种水声信号高速数据采集接口

为用于水下声传输系统数字鉴频，开发了采用ＭＡＸ１５３、基于ＰＣ机打印机接口、带有数据缓存的水声信号采集系统，使用方便，采集速度高．并对ＭＡＸ１５３实现最快转换时间及与高速数据缓存的接口进行了研究，给出了电路实例．

高速串行传输技术在雷达接收机中的应用

介绍了高速串行传输技术的基本原理,构建了数字接收机应用系统。应用FPGA的Rocket I/O内核,实现了将工作参数和A/D数据的封装处理;完成与DSP、记录设备的点对点高速串行通信,大大提高了数据传输速率,其结果有助于雷达系统转向分布式处理。

高速ADC接口技术最新进展

随着ADC采样速率和分辨率的持续提高,高速ADC的输出接口模块所需传输的数据率同步提高。传统的TTL和CMOS等数字接口逻辑已无法满足高速ADC的应用需求。为解决该类瓶颈限制问题,LVTTL、LVCMOS等优化的数字逻辑接口、更高速的差分串行LVDS、CML输出接口以及最近几年在光传输系统中所采用的Serdes接口均被运用于ADC输出接口。首先对上述运用于高速ADC的最新数据输出接口技术的原理进行了分析和讨论,其次重点介绍了该类接口技术在高速ADC产品中的具体应用,最后对该类接口技术的优劣进行了总结。

一种适合12位A/D转换器的高速缓冲器

详细论述了一种建立时间为５０ｎｓ（ｍａｘ，精确到０．１％）的高速缓冲器的工作原理及其特殊结构。借助Ｔｓｐｉｃｅ和ＣＡＤ技术对电路设计和工艺过程中的实时参数进行模拟设计，使研制的高速缓冲器具有高速度、高精度和高可靠性。介绍了高速缓冲器在转换时间为６μｓ的１２位Ａ／Ｄ转换器中的应用情况。

一种新的高清数字电影播放系统的高速缓存和音视频同步设计

基于 FPGA 和专用解码芯片结构,实现了一种符合 DCI 规范的2K 高清数字电影播放系统。针对高清数字电影码流数据量大、传输速率高的特点,设计了一种采用乒乓结构和基于目录表的动态内存管理策略的高性能缓存系统,以及一种基于高速缓存和帧查找表的音视频同步方法,整套系统简单高效,便于 VLSI 硬件实现。实验结果表明,此系统可以流畅播放350Mbps 码率的数字电影,并且连续播放3个小时,音视频失同步可控制在20ms 之内,满足数字电影规范的要求。

用于高速模数转换器的非对称全差分参考电压缓冲器

针对现有高速高精度模数转换器(ADC)芯片内部参考电压缓冲器需要牺牲很大功耗来满足精度和速度要求的问题,提出了一种具有非对称AB类输出级的全差分参考电压缓冲器,能够以较低的运放增益满足缓冲器高精度的需求,从而显著降低缓冲器的功耗。通过引入非对称的输出结构,参考电压缓冲器只需要满足高带宽,不再需要较高的开环增益;输入级采用互补结构进一步降低了功耗;为了消除传统结构所引入的高阻节点,提出了低输出阻抗的AB类驱动电路,提高了带宽。仿真结果表明,在负载为20 pF的片内滤波电容的情况下,参考电压缓冲器的功耗为27 mW,建立时间小于2.5 ns,与相近性能的电路相比,所提电路的功耗更低。其中运放的单位增益带宽为602 MHz,相位裕度为61°。所提出的参考电压缓冲器应用于一款双通道14位200 MHz的流水线ADC中,测试结果表明,ADC的信号噪声失真比达到73 dB,所提出的电路结构能以较低的功耗实现较高的精度和速度。

高速光通信中的全光数字信号处理技术

2016年美国光纤通讯展览会及研讨会(OFC)报道了光传输速率105.1 Tbit/s、传输距离14350 km的实验方案,高速光传输技术日渐成熟丰富,全光交换成为全光网的关键。光交换网络节点对高速光信号进行处理,主要包括全光逻辑、波长变换、全光缓存、全光计算等核心全光信号处理技术。本文在课题组研究工作基础上,介绍现代高速光通信中全光数字信号处理技术。