用于高密度三维集成的TSV设计

三维集成技术的发展需要高密度和高深宽比的硅通孔(TSV)阵列。由于TSV填充材料与TSV衬底材料之间的热膨胀系数不匹配,TSV在使用或加工过程中会出现严重的热应力问题,造成器件失效甚至是晶圆损坏。设计了一种具有低热应力和高深宽比的中空TSV。单个TSV呈现橄榄球形状,TSV中部直径最大,其次是顶部的直径,最小的是底部直径。采用金属钨进行空心填充,因为钨的热膨胀系数与硅衬底的更匹配。当出现热失配时,空心填充使得空心结构为填充金属与硅的热膨胀提供了缓冲空间,能够大幅度减小TSV衬底所受到的热应力。仿真结果表明沿着TSV轴向方向和径向方向,热应力分别减小了62.4%和60.5%。基于设计的TSV结构,开发了一套基于8英寸(1英寸=2.54 cm)硅晶圆的工艺流程,成功实现了1600/mm^(2)超高密度阵列的加工制作,能够应用于高密度三维集成。

集成电路互连微纳米尺度硅通孔技术进展

集成电路互连微纳米尺度硅通孔(TSV)技术已成为推动芯片在“后摩尔时代”持续向高算力发展的关键。通过引入微纳米尺度高深宽比TSV结构,2.5D/3D集成技术得以实现更高密度、更高性能的三维互连。同时,采用纳米TSV技术实现集成电路背面供电,可有效解决当前信号网络与供电网络之间布线资源冲突的瓶颈问题,提高供电效率和整体性能。随着材料工艺和设备技术的不断创新,微纳米尺度TSV技术在一些领域取得了显著进展,为未来高性能、低功耗集成电路的发展提供了重要支持。综述了目前业界主流的微纳米尺度TSV技术,并对其结构特点和关键技术进行了分析和总结,同时探讨了TSV技术的发展趋势及挑战。

应用于有源芯片三维集成的小孔径高深宽比TSV刻蚀工艺

为了完成有源芯片上小孔径、高深宽比硅通孔(TSV)的制作,研究了基于电感耦合等离子体(ICP)技术的SiO2微孔深刻蚀工艺,实现了以C4F8/Ar为刻蚀气体源、刻蚀速率为0.612μm/min、刻蚀选择比为2.122、刻蚀角度为80.573°的SiO2微孔刻蚀;优化了小孔径、高深宽比TSV刻蚀形貌。通过降低衬底温度,消除了"咬边"现象,通过缩短单步循环中刻蚀时间和钝化时间,减小了"扇贝"尺寸,实现了TSV孔径约为5μm、深宽比为10∶1、侧壁光滑、无"咬边"现象的TSV刻蚀。结合优化后的SiO2微孔刻蚀工艺和小孔径、高深宽比TSV刻蚀工艺完成了表面具有约10μm厚的SiO2、孔径约为5μm、深宽比大于10∶1的TSV刻蚀。