期刊文献+
共找到75篇文章
< 1 2 4 >
每页显示 20 50 100
A digital calibration technique for an ultra high-speed wide-bandwidth folding and interpolating analog-to-digital converter in 0.18-μm CMOS technology 被引量:4
1
作者 余金山 张瑞涛 +5 位作者 张正平 王永禄 朱璨 张磊 俞宙 韩勇 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2011年第1期108-115,共8页
A digital calibration technique for an ultra high-speed folding and interpolating analog-to-digital con- verter in 0.18-μm CMOS technology is presented. The similar digital calibration techniques are taken for high 3... A digital calibration technique for an ultra high-speed folding and interpolating analog-to-digital con- verter in 0.18-μm CMOS technology is presented. The similar digital calibration techniques are taken for high 3-bit flash converter and low 5-bit folding and interpolating converter, which are based on well-designed calibration reference, calibration DAC and comparators. The spice simulation and the measured results show the ADC produces 5.9 ENOB with calibration disabled and 7.2 ENOB with calibration enabled for high-frequency wide-bandwidth analog input. 展开更多
关键词 ultra high-speed wide-bandwidth FOLDING interpolating analog-to-digital converter
原文传递
An ultra high-speed 8-bit timing interleave folding&interpolating analog-to-digital converter with digital foreground calibration technology
2
作者 张正平 王永禄 +5 位作者 黄兴发 沈晓峰 朱璨 张磊 余金山 张瑞涛 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2011年第9期133-139,共7页
A 2-Gsample/s 8-b analog-to-digital converter in 0.35μm BiCMOS process technology is presented. The ADC uses the unique folding and interpolating algorithm and dual-channel timing interleave multiplexing technology t... A 2-Gsample/s 8-b analog-to-digital converter in 0.35μm BiCMOS process technology is presented. The ADC uses the unique folding and interpolating algorithm and dual-channel timing interleave multiplexing technology to achieve a sampling rate of 2 GSPS.Digital calibration technology is used for the offset and gain corrections of the S/H circuit,the offset correction of preamplifier,and the gain and clock phase corrections between channels.As a result of testing,the ADC achieves 7.32 ENOB at an analog input of 484 MHz and 7.1 ENOB at Nyquist input after the chip is self-corrected. 展开更多
关键词 ultra high-speed interpolation algorithm FOLDING analog-to-digital converter
原文传递
高性能模数转换器技术研究进展
3
作者 王振宇 谢欢林 +5 位作者 田家炜 简明朝 陈豪 杨嘉俊 李明杰 郭春炳 《广东工业大学学报》 CAS 2024年第6期1-19,共19页
模拟/数字数据转换器(Analog-to-Digital Converter, ADC)是连接模拟世界与数字世界的桥梁,随着设计技术和制造工艺的发展,其各项性能指标有了长足的进步。本文首先介绍ADC的分类和性能特点,随后从高速ADC和高精度ADC两个设计方向,阐述... 模拟/数字数据转换器(Analog-to-Digital Converter, ADC)是连接模拟世界与数字世界的桥梁,随着设计技术和制造工艺的发展,其各项性能指标有了长足的进步。本文首先介绍ADC的分类和性能特点,随后从高速ADC和高精度ADC两个设计方向,阐述不同结构ADC的基本原理和技术发展。在高速ADC方向,本文聚焦于SAR ADC和Pipelined SAR ADC的性能优化技术,如CDAC控制方法和比较器设计、非二进制冗余、环路展开以及级间冗余等。在高精度ADC方向,本文分析了Delta-Sigma ADC的多种类型和优缺点,并介绍了Zoom ADC、NS-SAR ADC的技术特点。本文还总结了一些新型的混合架构ADC,介绍它们的组成和研究进展。 展开更多
关键词 模数转换器(Analog-to-digital converter ADC) 高速ADC 流水线 高精度ADC 混合架构ADC
下载PDF
电磁脉冲的范数探测及其应用 被引量:10
4
作者 谢彦召 孔旭 +2 位作者 和少寅 金印斌 李启 《高电压技术》 EI CAS CSCD 北大核心 2016年第4期1221-1227,共7页
电磁范数作为一种定量表征脉冲波形特征的工具,已被美军标和IEC等多个国际标准所采纳,可应用于高功率电磁环境效应机理和评估技术研究。首先简要分析了不同电磁范数的物理意义及其内在关系,然后介绍了基于高速数字采样与存储技术研制的... 电磁范数作为一种定量表征脉冲波形特征的工具,已被美军标和IEC等多个国际标准所采纳,可应用于高功率电磁环境效应机理和评估技术研究。首先简要分析了不同电磁范数的物理意义及其内在关系,然后介绍了基于高速数字采样与存储技术研制的范数探测器。范数探测器把测试信号直接数字化并存储到探测器内部,而不再需要传输线缆或光缆,其实时采样频率可配置为1 GHz或2 GHz,存储深度为4 k B,可拓展。编制了上位机数据软件用于在电脑上显示波形并快速计算给出波形的常用电磁范数。该范数探测器可以解决密闭腔体内耦合场全波形的测量,计算给出的电磁范数可用于效应的敏感参数分析和效应评估,以及响应定界、电磁辐射源的时间反演定位等领域。 展开更多
关键词 范数探测 电磁脉冲 高速数据采集 现场可编程门阵列 电小天线 高速模数转换器
下载PDF
高速A/D转换器的满功率带宽测试 被引量:5
5
作者 李迅波 廖述剑 +1 位作者 陈光 严顺柄 《电子学报》 EI CAS CSCD 北大核心 1999年第11期34-36,共3页
:本文采用“相干测试”原理,推导出低于或高于奈奎斯特采样频率时的基波恢复算法,完成了高速A/D的满功率带宽测试,及相关动态参数的测试,表征了高速A/D的动态特性。
关键词 满功率带宽 高速模数转换 数字信号处理 DSP
下载PDF
基于FPGA+MCU的全数字式滑移脉冲信号发生器的研制 被引量:5
6
作者 王洪辉 庹先国 +2 位作者 穆克亮 奚大顺 杨海洋 《核技术》 CAS CSCD 北大核心 2007年第10期868-871,共4页
介绍了一种基于现场可编程逻辑门阵列FPGA和微控制器MCU设计的高性能全数字式滑移脉冲信号发生器的系统结构,详细说明了仪器软、硬件各部分的设计思路和实现的技术。通过对标准核能谱仪多道脉冲幅度分析器的检测试验,该仪器达到了高精... 介绍了一种基于现场可编程逻辑门阵列FPGA和微控制器MCU设计的高性能全数字式滑移脉冲信号发生器的系统结构,详细说明了仪器软、硬件各部分的设计思路和实现的技术。通过对标准核能谱仪多道脉冲幅度分析器的检测试验,该仪器达到了高精度、高稳定性的技术指标,满足了用户的生产需求。 展开更多
关键词 现场可编程门阵列 微控制器 直接数字频率合成 数模转换器 高速模拟开关 多道脉冲幅度分 析器
下载PDF
基于现场可编程门阵列并行频率源的改进方法 被引量:3
7
作者 徐跃 简金蕾 +2 位作者 任宏滨 连可 吉阳 《探测与控制学报》 CSCD 北大核心 2016年第2期82-87,共6页
针对传统直接数字频率合成(DDS)电路中相位累加器与波形查找表的工作频率与高速数模转换器(DAC)采样频率不匹配的问题,提出了基于现场可编程门阵列(FPGA)并行频率源的改进方法。该方法采用改进的8路并行DDS电路有效地扩展了DDS电路的输... 针对传统直接数字频率合成(DDS)电路中相位累加器与波形查找表的工作频率与高速数模转换器(DAC)采样频率不匹配的问题,提出了基于现场可编程门阵列(FPGA)并行频率源的改进方法。该方法采用改进的8路并行DDS电路有效地扩展了DDS电路的输出带宽;基于并行DDS结构,利用FPGA和高速DAC生成了不同调制模式下的通信信号,并在Vivado2014.2环境下进行测试。实验表明:该设计具有结构简单、易于实现、分辨率高等特点,可用于雷达、电子对抗领域中宽频带高分辨率信号的产生。 展开更多
关键词 并行直接数字频率合成 波形查找表 现场可编程门阵列 调制 高速数模转换器
下载PDF
基于软件无线电的机载数字接收系统设计 被引量:7
8
作者 王益民 彭霞 《现代雷达》 CSCD 北大核心 2010年第8期84-87,共4页
在机载雷达中,基于软件无线电思想,以开放的VME总线作为硬件平台,采用标准的功能模块,构建了通用的数字接收系统。文中给出了该系统的基本设计思想、硬件组成和技术特点,并针对机载条件下的环境适应性设计作了说明。实践证明,该系统处... 在机载雷达中,基于软件无线电思想,以开放的VME总线作为硬件平台,采用标准的功能模块,构建了通用的数字接收系统。文中给出了该系统的基本设计思想、硬件组成和技术特点,并针对机载条件下的环境适应性设计作了说明。实践证明,该系统处理方式灵活,实时性强,工作稳定,且易于升级。 展开更多
关键词 软件无线电 数字接收机 VME总线 A/D转换器 高速串行传输技术
下载PDF
高速ADC频域特性测试系统的设计 被引量:2
9
作者 黄深喜 樊晓平 +2 位作者 刘少强 彭春华 杨胜跃 《计算机工程》 CAS CSCD 北大核心 2009年第9期277-279,共3页
针对传统专用高速模数转换器频域特性测试系统构建难度大、成本高的问题,利用基于加窗和插值FFT算法的测试方法,提出一种低成本高速ADC频域特性测试系统,给出ADC采样时钟驱动电路、ADC输入信号驱动电路、FIFO缓存电路及USB接口电路的关... 针对传统专用高速模数转换器频域特性测试系统构建难度大、成本高的问题,利用基于加窗和插值FFT算法的测试方法,提出一种低成本高速ADC频域特性测试系统,给出ADC采样时钟驱动电路、ADC输入信号驱动电路、FIFO缓存电路及USB接口电路的关键设计技术。 展开更多
关键词 高速模数转换器 加窗和插值FFT 相干采样 非相干采样
下载PDF
基于0.13μm SiGe BiCMOS工艺的10 GS/s、3 bit模数转换器 被引量:2
10
作者 张翼 沈宇 +3 位作者 李晓鹏 杨磊 刘中华 郭宇锋 《南京邮电大学学报(自然科学版)》 北大核心 2019年第5期26-33,共8页
基于0.13μm SiGe BiCMOS工艺,文中设计了超高速全并行模数转换器,其时钟采样率为10 GS/s、精度为3 bit。该模数转换器采用全差分的电路结构,其中跟踪保持放大器采用电容增强技术获得大带宽。设计中采用差分编码技术降低编码电路的误码... 基于0.13μm SiGe BiCMOS工艺,文中设计了超高速全并行模数转换器,其时钟采样率为10 GS/s、精度为3 bit。该模数转换器采用全差分的电路结构,其中跟踪保持放大器采用电容增强技术获得大带宽。设计中采用差分编码技术降低编码电路的误码率,提高工作速度。电路仿真结果表明,当时钟采样率为10 GS/s时,ADC电路的微分非线性和积分非线性均小于0.2 LSB。该ADC电路在输入信号频率低于10 MHz时的有效位数大于2.8位,在输入信号频率为1 GHz时的有效位数大于2.5位。在-5 V和-3.3 V供电电压下,电路的总功耗为1.6 W,芯片面积为1.0 mm×1.2 mm。 展开更多
关键词 全并行模数转换器 SIGE BICMOS工艺 差分编码电路 超高速
下载PDF
高精度数字信号中和器的设计与实现 被引量:3
11
作者 徐欣 李清江 +1 位作者 李楠 孙兆林 《国外电子测量技术》 2009年第10期79-82,共4页
本文介绍了一种基于超高速数据采集技术的高精度时间间隔测量系统的设计。基于对高精度时间测量应用背景下,时间-数字转换器(Ti me-to-digital Converter,TDC)与数字信号中和器(Digital Signal Averager)优缺点的对比,本文并提出了一种... 本文介绍了一种基于超高速数据采集技术的高精度时间间隔测量系统的设计。基于对高精度时间测量应用背景下,时间-数字转换器(Ti me-to-digital Converter,TDC)与数字信号中和器(Digital Signal Averager)优缺点的对比,本文并提出了一种高精度数字信号中和器的设计方案。完成了前端信号调理、超高速数据采集、高速时钟产生、FPGA硬件算法设计、USB2.0接口等模块设计。测试结果表明本系统最小时间分辨率334ps,测量范围0~20us,可广泛应用于高精度时间间隔测量领域。 展开更多
关键词 时间数字转换 数字信号中和器 超高速数据采集 FPGA USB2.0
下载PDF
一种高速ADC频域特性评估新方法的研究 被引量:2
12
作者 黄深喜 樊晓平 +2 位作者 刘少强 彭春华 冯喜军 《信息与控制》 CSCD 北大核心 2009年第1期43-48,54,共7页
提出了一种高速模数转换器频域特性评估新方法,即采用非相干采样方式,在标准快速离散傅里叶变换的基础上增加加窗和插值措施,从而显著减少了频谱泄漏,提高了评估精度,最大限度地降低了评估系统构建难度和成本.采用实际高速模数转换器的... 提出了一种高速模数转换器频域特性评估新方法,即采用非相干采样方式,在标准快速离散傅里叶变换的基础上增加加窗和插值措施,从而显著减少了频谱泄漏,提高了评估精度,最大限度地降低了评估系统构建难度和成本.采用实际高速模数转换器的行为级动态模型和计算机仿真验证了所提方法的有效性. 展开更多
关键词 高速模数转换器 加窗和插值FFT 相干采样 非相干采样
下载PDF
基于高速数字电路的延迟线设计 被引量:2
13
作者 田洪现 杨公训 高忠伯 《测控技术》 CSCD 2005年第4期72-74,共3页
介绍了基于高速的AD、DA,以及大容量FIFO的数字延迟线硬件和软件设计方法。阐述了一种总延迟时间长、延迟步长时间短,且延迟时间控制灵活的数字延迟线设计思路和方法,同时对设计中的关键问题进行了理论阐述和推导。
关键词 数字延迟线 高速数字电路 模数转换器
下载PDF
基于ARM9的高速数据采集系统的实现 被引量:7
14
作者 程言奎 李英 《现代电子技术》 2008年第11期140-142,共3页
随着雷达、通信、遥测、遥感等技术应用领域的不断扩展,人们对数据采集系统的采集精度、采集速度、存储量等都提出了更高的要求。针对当前数据采集系统的缺点,提出了基于ARM9的数据采集系统的设计。详细论述了信号调理,时钟产生,数据存... 随着雷达、通信、遥测、遥感等技术应用领域的不断扩展,人们对数据采集系统的采集精度、采集速度、存储量等都提出了更高的要求。针对当前数据采集系统的缺点,提出了基于ARM9的数据采集系统的设计。详细论述了信号调理,时钟产生,数据存储与传输,抗干扰等关键技术及采取的相应措施。经实践证明,该设计方案具有采集精度高,数据采集速度快,数据存储量大的优点。 展开更多
关键词 高速数据采集系统 ARM 模/数转换器 数据处理
下载PDF
一种高速高宽带主从式采样保持电路 被引量:3
15
作者 丁浩 王建业 +1 位作者 刘伟 熊永忠 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2018年第4期123-128,共6页
基于0.13μm SiGe BiCMOS工艺设计并实现了一种新型高速高宽带主从式采样保持电路.该电路采用PMOS源极跟随器作输入级实现了直流耦合,使得低频、低偏置电压信号也可以被正常采样.采用Cherry-Hooper放大器将带宽提升至18GHz.通过主从式... 基于0.13μm SiGe BiCMOS工艺设计并实现了一种新型高速高宽带主从式采样保持电路.该电路采用PMOS源极跟随器作输入级实现了直流耦合,使得低频、低偏置电压信号也可以被正常采样.采用Cherry-Hooper放大器将带宽提升至18GHz.通过主从式采样结构和交叉耦合电容消除了信号馈通,使用互补三极管抵消了时钟馈通的影响,将无杂散动态范围控制在33~38dB.对比结果表明,这种设计方案在带宽方面具有较大的优势,并且具有较高的采样率. 展开更多
关键词 高速高宽带 主从式采样 采样保持电路 信号馈通 时钟馈通 模数转换器
下载PDF
基于TDC_GPX的高精度时间间隔测量方法 被引量:16
16
作者 徐圣法 《国外电子测量技术》 2012年第12期40-41,54,共3页
时间间隔测量是信号周期、频率和相位等物理量测量的基础,连续时间间隔测量是调制域测量必需的技术手段。在调制域测量中,随着被测信号频率不断提高,为了适应目前高频信号的测试需求,必须深入研究时间间隔测量技术,进一步提高时间间隔... 时间间隔测量是信号周期、频率和相位等物理量测量的基础,连续时间间隔测量是调制域测量必需的技术手段。在调制域测量中,随着被测信号频率不断提高,为了适应目前高频信号的测试需求,必须深入研究时间间隔测量技术,进一步提高时间间隔测量分辨率和测量速度。为了提高测量精度,通过高速计数器的方法对主时间进行测量,利用高精度时间间隔测量芯片TDC_GPX对时间残差进行测量,两者结合测量,能避免了因TDC_GPX测量范围量程不足而无法正常测量的问题。试验结果表明,该方法能满足高精度测量要求。 展开更多
关键词 时间间隔测量 TDC_GPX 时间数字变换 高速计数
下载PDF
下一代光传输系统中超高速ADC芯片性能测试方法 被引量:2
17
作者 菅端端 钟明琛 《电子学报》 EI CAS CSCD 北大核心 2018年第9期2251-2255,共5页
针对下一代光传输系统对模数转换器(ADC)高采样率、大带宽的要求,提出一种针对该类ADC动态性能的测试方法.通过分析光传输系统中ADC芯片的特点,解决了采样时钟无法直接测量,输出数据难以捕获,分辨率不易统计,插损非线性导致带宽测量偏... 针对下一代光传输系统对模数转换器(ADC)高采样率、大带宽的要求,提出一种针对该类ADC动态性能的测试方法.通过分析光传输系统中ADC芯片的特点,解决了采样时钟无法直接测量,输出数据难以捕获,分辨率不易统计,插损非线性导致带宽测量偏差等问题,并将该方法应用于光传输、雷达、卫星等高数据率场景所用超高速ADC芯片的评测中.测试结果表明,该方法解决了最高采样率70GSPS带宽16GHz的超高速ADC测试的关键问题,基本满足下一代400Gbps光传输系统对ADC动态性能测试的要求. 展开更多
关键词 超高速模数转换器 下一代光传输系统 增益补偿 插损消除
下载PDF
用于16位流水线ADC的高速动态比较器设计 被引量:1
18
作者 周启才 张勇 郭良权 《固体电子学研究与进展》 CAS CSCD 北大核心 2013年第6期583-589,共7页
介绍一种用于16位100MS/s流水线ADC中第一级子ADC的开关电容高速动态比较器电路,在传统的前置放大器加锁存比较电路结构的基础上,设计再生比较器的复位信号,增加失调消除反馈环路,当输入信号在各基准电压判定点附近一定范围内时交叉输出... 介绍一种用于16位100MS/s流水线ADC中第一级子ADC的开关电容高速动态比较器电路,在传统的前置放大器加锁存比较电路结构的基础上,设计再生比较器的复位信号,增加失调消除反馈环路,当输入信号在各基准电压判定点附近一定范围内时交叉输出0、1电平,一方面均衡噪声,另一方面消除因工艺制造失配等带来的失调误差的影响。电路采用0.18μm 1.8V1P5MCMOS工艺,在1.8V条件下传输延时约300ps,转换速率约100ps,功耗约250μA,失调电压仅约0.2mV,可以满足16位流水线ADC对比较器性能的要求。 展开更多
关键词 流水线模数转换器 高速动态比较器 开关电容 失调 采样保持
下载PDF
Blackfin DSP在数据高速采集中的应用 被引量:6
19
作者 张洁 《电子测量技术》 2007年第2期133-134,148,共3页
在传统的数字采集中通常采用MCU与FIFO配合的方案,不适合数据量大的场合。对比于传统数字采集系统,本文给出了一种基于Blackfin系列DSP的高速数据采集的实现方案,这一系统硬件结构简单、功能强大,完全可以适应大数据量、高实时性的要求... 在传统的数字采集中通常采用MCU与FIFO配合的方案,不适合数据量大的场合。对比于传统数字采集系统,本文给出了一种基于Blackfin系列DSP的高速数据采集的实现方案,这一系统硬件结构简单、功能强大,完全可以适应大数据量、高实时性的要求。软件方面,配合以AD公司的仿真系统,使软件开发非常容易。实验结果表明:使用本系统可以很好地重建输入模拟信号;而使用传统系统,则会丢失很多细节,破坏了信号的完整性。 展开更多
关键词 DSP 高速数据采集 A/D转换器 数字信号处理
下载PDF
3GHz带宽数字相关器设计 被引量:1
20
作者 陆浩 王振占 《计算机工程与应用》 CSCD 北大核心 2011年第1期56-59,共4页
为完成四个Stokes矢量参数的测量,反演海面风场,提出了数字极化辐射计中3 GHz带宽数字相关器的设计方法。首先分析了高速数据采样和相关处理系统。四路信号数据采样通过四片A/D转换器(ADC083000)完成,采样结果传输到Xilinx公司新一代现... 为完成四个Stokes矢量参数的测量,反演海面风场,提出了数字极化辐射计中3 GHz带宽数字相关器的设计方法。首先分析了高速数据采样和相关处理系统。四路信号数据采样通过四片A/D转换器(ADC083000)完成,采样结果传输到Xilinx公司新一代现场可编程门阵列(FPGA-)Virtex5芯片作数据的多路复用和相关运算,相关结果通过串口上传到计算机。详细介绍了系统结构、数据流程和各部分接口电路的设计。系统可以实现辐射计中双极化通道8 bit量化3 GHz带宽的相关计算。 展开更多
关键词 高速模数转换器 现场可编程门阵列 数字相关 全极化微波辐射计
下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部