5位1.5GHz采样频率的Flash ADC的设计及数字后台校正实现

基于TSMC 0.18μm工艺设计了一个单通道5位,1.5GHz Flash模数转换器(ADC),该ADC通过改进跟踪保持电路和采用动态比较器结构实现了数据的高速转换.仿真结果表明,当输入信号达到奈奎斯特频率时,信号与噪声加谐波失真比(SNDR)为24.04dB,无杂散动态范围(SFDR)为29.97dB.为进一步提高此ADC的性能,消除非线性,基于Volterra级数搭建了数字后台校正模型.对比仿真结果,校正后谐波明显下降,SNDR提高了4.91dB,SFDR提高了6.94dB,有效位数提高了约0.82位.

一种可变分辨率ADC结构

高速快闪式ADC(Flash ADC)采用全并行结构,具有很高的模数转换速率,但分辨率较低。本文将dither(抖动)技术与高速快闪式ADC结合,提出一种可变分辨率ADC结构,能够在信号频率较低时,将高速ADC的速度转化为量化精度,提高ADC量化分辨率。本文首先对dither技术提高快闪式ADC分辨率的原理做出了理论分析,给出了可变分辨率的ADC系统结构,并Matlab环境下对这种结构进行了仿真验证。

新型低功耗8位250 MSPS 3级Flash A/D转换器

为了降低A/D转换器(ADC)的功耗和面积,基于Flash ADC原理,利用分级比较方式,减少ADC比较器数目,并源自全新的基准区间选通逻辑模块,替代MDAC和残差放大单元;针对8位分辨精度,提出了一种新型3级Flash ADC架构,并依此结构,设计实现了一个8位250 MSPSADC。0.35μm/3.3 V AMS Si-CMOS工艺模型和版图验证结果表明,在实现250 MSPS前提下,DNL<±0.4 LSB,INL<±0.5 LSB;Nyquist频率下,SFDR为59.2 dB,功耗85 mW,面积1.20mm×8 mm。对比同类ADC,功耗与面积指标明显占优。该系统架构可望应用于高速低功耗混合信号处理电路的研究和开发。

脉冲超宽带系统中的高速低功耗ADC设计

采用TSMC 0.13μm CMOS工艺,设计并实现了一种适用于脉冲超宽带无线通信系统的低功耗高速单比特模数转换器(ADC)。芯片内部采用并行数据降速输出电路。芯片测试结果表明,该ADC最高采样率为2.5GS/s,单比特模数转换器最小分辨率为10mV,芯片核心电路面积为0.72mm2,在1.2V电源供电下消耗功耗42mW。

基于DSP的多通道波形取样电路设计

介绍了 BES 主漂移室电荷测量的多通道波形取样电路 ,该电路的采样频率为 4 0 MHz,由于采用了 DSP,可以实时地对采样数据进行零压缩、扣台基、求电荷量、二次项修正等多项处理。整个系统采用流水线工作方式 。

基于0.18μm CMOS工艺的2 Gsps 6比特全并行模数转换器设计

基于0.18μm CMOS工艺,研究并设计了一个精度为6比特、采样率为2 Gsps的全并行超高速模数转换器(ADC),发现并解决了门限限速效应(TLSE),进而提高了ADC的电压比较器的工作速度,并利用平均终端法减小了电路非线性失真。采用分段编码方式,使电路规模和速度都得到了优化。通过SMIC实现流片,有效面积为0.48mm^2。实测结果表明,该ADC芯片的最小分辨率为10mV,最高采样率可达2.2Gsps。最高采样率下有效位达到5.6比特,总功耗310mW。

超高速数据采集技术发展现状

介绍超高速数据采集技术发展现状和动态.概述当前领先的几种超高速数据采集板卡;给出了目前主要超高速ADC芯片,对超高速ADC芯片静动态性能指标进行了描述.

高速莫尔条纹信号单片机细分的一种方法

提出了一种莫尔条纹信号单片机细分系统。该系统采用闪电式模数转换器（简写ＡＤＣ），可对高速莫尔条纹信号进行瞬间采样和转换，确定出其相对应的空间角位置。