一种基于MIPI D-PHY物理层的高速比较器

基于MIPI D-PHY物理层传输协议,文章设计一种高速低功耗的自偏置比较器电路,并对电路进行理论分析和仿真验证。该高速比较器总体结构由二级运放构成:共栅极和共源极以及工作在线性区的NMOS管组成第1级放大结构;电流源作负载的四管运放组成第2级放大结构。差分信号通过NMOS源极进行输入,提升信号的共模电压接收范围。电路结构中无额外电流源偏置,提高数据传输速率的同时减小了功耗。基于SMIC 0.18μm CMOS工艺设计,采用1.8 V电压供电,仿真结果表明:高速比较器能准确接收低共模电平的差分信号,直流增益为37.4 dB,传输速率达到2.5 Gb/s,功耗达到326μW/(Gb/s),可以接收到差分信号的共模电平范围为30~330 mV。

采用国产芯片的高档同步电主轴驱动电路的设计方法

本文主要阐述了应用全部由国产芯片组成的三闭环数字交流同步电主轴设计,采用预处理数据储存的方式,使单片机快速实时计算的任务提前计算完成,并以数据表的格式固化在驱动器的存储器中,从而可使用低档芯片实现高速化、高性能的功能,使普通国产芯片同样能实现与进口高速芯片相媲美的数字交流伺服控制,在我国电主轴行业中解决了进口芯片紧张的问题,并介绍了控制系统采用的硬件结构和实现方法。

申威平台高速网络数据处理框架的设计与实现

随着大数据时代网络流量的激增,传统内核网络协议栈由于内核切换开销占比高等原因导致现有基于内核的网络数据处理系统无法充分利用10 Gb乃至100 Gb的高速网卡收发能力。为了降低内核切换开销,开源DPDK用户态网络开发套件被提出以支持高速网络流量处理,并在x86平台得到大规模应用和部署。为了满足国产化信创和网络安全的要求,面向国产申威处理器平台设计并实现了一套基于DPDK的网络流量组包解析框架,充分利用DPDK的大页内存、无锁队列等机制,设计多线程并行以发挥申威处理器多核性能,支持常见基于TCP/UDP的多种应用层协议解析,并具有轻量化和可扩展特点。基于真实硬件平台实验结果表明,该框架性能比现有主流软件提高10%左右,为基于国产处理器平台的高速网络数据处理做了初步探索。

电子技术在继电保护装置性能改进中的应用

阐述电子学技术在继电保护装置中的应用,包括电子式互感器、高速数字信号处理器和智能断路器的应用。并分析其性能改进的效果,提出未来电子学技术在继电保护装置中的发展方向。

基于FPGA的图像传感器驱动控制与协议解析

在当前图像采集领域高分辨率、高帧率的要求下,移动产业处理器接口(Mobile Industry Processor Interface,MIPI)协议成为主流的高速图像数据传输协议。基于MIPI协议,采用IMX214图像传感器,通过自主设计图像数据采集板,满足4通道高速差分信号传输,提出一种高速图像传感器数据采集电路的设计方案。使用现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)对图像传感器进行驱动控制与协议解析。测试结果表明,所设计的Verilog代码能够正确配置图像传感器的寄存器,并完成工作模式切换、字节串并转换、包头解析与格式转换等步骤,最终获得原始图像数据。

北京三号A/B卫星数传智能处理器在轨处理关键技术及应用

针对北京三号A/B卫星高速数据处理和传输需求,采用全路由总线互联架构,全新设计了第五代数传基带处理设备智能处理器,给出了相关功能、指标和特点;重点介绍了智能处理器中软件定义功能的高性能异构计算单元、高性能遥感影像在轨处理技术、数传任务自主管理技术等在轨处理关键技术;最后,给出了智能处理器试验验证和应用情况,其具备硬件平台通用、软件定义功能,大幅提升了常规数传能力,创新实践了多种智能数传功能,通过北京三号A/B卫星成功在轨验证及应用,智能处理器可作为成熟产品应用于后续空间高速数传任务。

一种自主可控ATCA平台的高速数据处理方案设计与实现

随着国产处理器的不断成熟以及国家信息化建设的自主可控要求提高,基于国产处理器的先进通信计算机架构(Advanced Telecommunications Compute Architecture,ATCA)的产品平台设计成为潮流和趋势。FT-2000/4国产处理器凭借其稳定的性能表现被广泛应用于自主可控产品的设计中,但是ATCA平台下,FT-2000/4国产处理器由于传统网络I/O的过高开销,往往无法满足高速线路接入需求,极大限制了其应用场景。针对上述问题,提出了一种基于DPDK软件数据包加速处理技术的数据接入模块设计,并且改进了数据分发策略,提出了一种自适应流量控制算法。实验表明,该模块不仅极大提升了国产化ATCA单板的数据接入能力,自适应流量控制算法也能够通过动态调整数据匹配分发端口的方式,有效缓解流分发策略不合理带来的业务节点超负荷问题。

航空电子设备的一种多核高速处理平台设计

航空电子设备嵌入式平台从单核、双核发展到多核,将原来需要多个单核处理器才能实现的性能和处理能力整合到一个对称多处理架构内,提高系统集成度的同时减小了设备的体积、功耗。基于PowerPC高性能多核处理器T2080设计了一种多核高速处理平台,实现多核并行处理,提供对外多种可配置的高速接口。实际验证与工程应用表明,本平台可满足航空机载产品多种高性能处理应用需求。

带失调自校准的MIPI D-PHY高速通道设计

基于移动产业处理器接口(Mobile Industry Processor Interface,MIPI)协议提出了一种应用于显示驱动芯片数据接口的物理层电路。针对数据传输对速度要求越来越高的情况以及失调电压会使输出信号的占空比偏离50%,进而影响高速采样准确率的问题,采用多级放大器形式实现了高速通道设计,并利用可编程电流源进行失调电压的自适应校准,减小了失调电压在传输中带来的误差。电路使用SMIC 110 nm CMOS工艺进行设计。仿真结果表明,自适应校准可以使-30 mV~35 mV的输入失调电压降低到-1 mV~1.2 mV,单通道传输速率达到1.5 Gbps,实现了高速、高精度的数据传输效果。

SWY-Ⅱ型水位仪的研制

在保留SWY-Ⅰ型水位仪的原有性能的前提下,充分吸取其他类型水位仪的优点,对其进行升级改造:实现了传感器的自主研制,为传感器的维护、后续升级改造工作奠定了基础;传感器严格的自检、送检过程,保证了传感器的测量精度以及传感器的互换性。网络接口板采用32位ARM920T高速处理器内核、固化wince操作系统,为仪器工作的低功耗、稳定的操作系统提供了技术保障;网络接口板外嵌的触摸式显示屏极大方便了水位的现场标定、参数配置。另外还实现了软件的远程更新、仪器内部工作日志记录、电源及信号的远程查看,实现了仪器的远程维护功能。

基于DSP系统的增强型JTAG接口

针对通用JTAG端口不能在远距离对高速处理器进行仿真的问题,提出增强型JTAG接口方案。通过讨论高速处理器的JTAG端口信号的特征和时序,定性分析JTAG接口不能用于远距离仿真的原因。对通用JTAG接口进行信号驱动以及信号完整性补偿,给出接口的电路图和测试结果。实验结果表明,增强型JTAG接口可在120cm外对高速处理器进行仿真。

新一代控制保护系统通用硬件平台设计与应用

为适应IEC 61850和IEEE 1588等新技术在变电站自动化系统中应用的不断发展,必须设计新一代高性能、高可靠性的控制保护系统通用硬件平台。文中总结了控制保护硬件平台发展的过程,分析了目前大多数控制保护装置硬件的内部数据交互方式以及存在的不足,提出了基于分布式多处理器和模块化硬件架构的硬件平台设计,设计了一种分布式总线的通信架构,介绍了CPU模块、DSP模块和I/O模块的功能特点。基于该硬件平台的交直流控制保护系统已成功应用到多个变电站和直流输电工程中。

基于DSP的并行数据采集系统设计与实现

在宽频带弱信号检测仪器中,为提高信号的采样精度和采样率,给出了基于TMS320VC5402和两片CS5397并行工作构成的24位双通道数据采集系统的软硬件设计方法,采样率可以达到192kHz。实验结果表明,通过采用双片CS5397并行采集模式,该系统可以对40kHz的正弦信号进行较好的波形恢复。

基于网络处理器及协处理器的高速网IDS的研究

随着高速网技术的不断成熟,网络数据的传输速度与传统IDS(入侵检测系统)的检测能力之间的差距越来越大,已成为在高速网络环境中实现网络安全所要解决的一个重要问题。文章提出了一种基于网络处理器及应用层匹配查找协处理器的硬件解决方案,来实现高速网络环境的入侵检测。此架构易于升级,针对于实现千兆带宽的网络入侵检测具有很强的应用前景。

新型数字BPM信号处理器研制进展

介绍了采用Arm微处理器技术、FPGA数字信号处理技术、高速带通欠采样技术的新型BPM信号处理器研制进展情况;对两类主要的原理样机进行了评估测试。信号处理算法评估样机基于商业评估板搭建,用于测试包含数字下变频、低通滤波、抽取降速等信号处理算法功能模块。自主开发的硬件评估样机用于测试不同硬件功能模块及整机集成后的硬件性能。在上海光源储存环上进行的束流实验表明,两个样机的逐圈位置分辨率均好于2μm,可正确获取包含束流实时信息的逐圈位置信号,可用于相关机器研究。

高速、可配置RSA密码协处理器的VLSI设计

通过算法级分析和对比RSA原始算法以及改进型模幂模乘算法,提出了一种双重流水线结构的RSA密码协处理器体系结构,该结构具备高速、可配置性能·基于该体系结构,可以根据不同的用户需求,方便地设计出支持各种速度和密钥长度的RSA密码处理器·该体系结构尤其适用于设计高速、高位宽RSA密码芯片;同时其可配置性能也可以满足低速、高位数、高安全性RSA系统的市场需求·另外,基于该体系结构设计的RSA加密IP,非常适合SoC的芯片设计·最后,基于该体系结构设计了一款高速1024b RSA密码加密芯片,采用0·18μm标准单元库设计,实现结果显示,芯片在150MHz时钟频率下能完成每秒5000次1024b RSA加密运算,是国内同类产品中速度最快的·

基于DSP的直管式科氏质量流量变送器研制

针对直管式科里奥利质量流量计固有频率高且相位差小、难以实现高精度测量的问题,对数字式过零检测和计及负频率的DTFT这两套计算频率和相位差的算法进行深入研究,评估其测量的精度和处理的实时性,以说明将其应用于直管式科氏质量流量计的可行性。选择能够满足信号实时处理要求的DSP芯片TMS320C6726为处理核心,研制科氏质量流量变送器。针对直管式科氏质量流量计信号处理的难点和DSP芯片上外围模块资源的局限性,给出变送器硬、软件设计方案,实时实现两套算法。对研制的变送器进行处理时间测试、零点稳定性测试、电信号测试和水流量标定实验。结果表明,所研制的变送器具有较好的处理实时性和精度。

基于ADSP2106X的高速数据采集与处理系统

介绍了一种基于数字信号处理器 ADSP2 1 0 6 X的多通道、分布式、同步互联型高速数据采集与处理系统。该系统可以广泛应用于高频信号或其他动态信号的采集与处理 ,最高可以实现 1 2 8路信号的同步高速数据采集、存储示波显示以及频谱分析等等。本文主要介绍了系统的软、硬件设计 ,以及系统设计中所采用的几个相关技术 :高速数据缓存技术、数据通信技术和同步互联技术。在软件方面 ,主要介绍了系统的应用软件设计以及系统核心芯片 ADSP2 1 0 6 X的监控软件设计。

NAT技术在网络处理器IXP2400上的设计与实现

网络地址翻译(NAT)技术是目前最常见的网络技术之一,论文就如何在高速网络中实现NAT技术进行了探讨,并给出了利用网络处理器IXP2400开发NAT技术的具体设计实现。

光栅光谱仪中的高速数据采集系统

介绍了一种基于单片机的线阵CCD高速数据采集与实时处理系统．其由单片机系统、高速A／D转换模块、DMA控制电路和RAM存储器等构成．采用了DMA块传输方式，利用AD1674JN高速A／D转换实现了数据的高速采集．详细表述了系统的工作原理、硬件电路及其控制逻辑．这款电路用在相应的光谱仪中可以测量的光谱范围为300～600nm，控制步进电机与减速系统配合，同时结合C-T型光学系统，理论上最小输出一个脉冲光谱移动0．01mm就可采样一次．